专利标题 公开号/公告号 公开日期 摘要 专利状态
多模式电源管理系统 CN201611192092.3 2019-10-11 本发明提供了一种多模式电源管理系统，适用于SOC芯片。所述多模式电源管理系统包括数字电路、模拟电路和转换器输出级，其中所述模拟电路连接到所述数字电路，且其包括模拟PFM控制电路、数字PWM控制电路、第一LDO控制电路和第二LDO控制电路；所述模拟PFM控制电路、数字PWM控制电路、第一LDO控制电路和第二LDO控制电路构成输出驱动单元，用于向所述转换器功率输出级提供输出驱动信号，所述输出驱动信号用于驱动所述转换器功率输出级分别实现模拟PFM开关电源输出模式、数字PWM开关电源输出模式、开关电源拓扑LDO输出模式和LDO输出模式的电压输出。 专利权的许可
一种低速发射器电路 CN201611191596.3 2019-12-10 本发明提供了一种低速发射器电路。所述低速发射器电路包括输入端、第一级驱动单元、第二级驱动单元和输出端，其中，所述第一级驱动单元连接到所述输入端，且其包括第一反向器和第二反向器；所述第二级驱动单元连接到所述输出端，且其包括第一PMOS晶体管和第一NMOS晶体管，其中所述第一PMOS晶体管和所述第一NMOS晶体管的栅极分别通过所述第一反向器和第二反向器进行控制。 专利权的许可
DDRx SDRAM存储器刷新方法及存储器控制器 CN201611183102.7 - 本发明提供一种DDRx SDRAM存储器刷新方法，包括：(a)若命令状态机处于忙碌状态时收到刷新请求，且N＜M，则命令状态机拒绝刷新请求且拉高第一标志位，并且N加1，其中N为第一计数器的值，M为[4,8]内的任一整数；(b)若N＝M，则拉高第二标志位，第一计数器向命令状态机发送紧急刷新请求；命令状态机响应刷新请求，并向DDRx SDRAM存储器连续发送M个刷新命令。本发明还提供一种DDRx SDRAM存储器控制器。本发明取消了每7.8us必须发送一次刷新命令的常规固定做法；从而保证在SDRAM耐受范围内，正常数据读写操作的命令优先级高于刷新命令的发送，在最大限度内缓解了刷新命令对正常读写命令效率的破坏。 专利申请的驳回
一种视频及图形信号自动相位检测方法及装置 CN201611185043.7 2019-12-10 本发明是关于一种视频及图形信号自动相位检测方法及装置，包括：包括：从多路的同一模拟视频及图形信号中获取同一类型的模式信号；根据当前相位控制信号，产生不同相位的采样时钟；利用不同相位的采样时钟，将模式信号转换为不同相位的数字信号；分别逐行检测不同相位数字信号各行的边缘数量和锐利度；分别统计不同相位数字信号的边缘数量；当任一相位数字信号的边缘数量大于预设边缘数量阈值时，根据已检测的不同相位数字信号各行的锐利度，获取所述模式信号的较好相位；更新相位控制信号，获取模式信号的最佳相位；获取其他类型的模式信号的最佳相位，直至获取到所有类型的模式信号的最佳相位。本方法APD收敛时间快，用户体验度高。 专利权的许可
SSD主控Buffer、SSD主控及SSD非对齐写数据传输控制方法 CN201611177857.6 2020-04-07 本发明公开了一种SSD主控Buffer、SSD主控及SSD非对齐写数据传输控制方法，整个读填充过程中，CPU只参与了一个步骤，其他过程都由逻辑根据数据传输控制规则自动完成buffer的申请、数据同步、buffer的释放，极大节省了CPU时间资源的消耗，提高CPU处理其他事务的能力；另外，在本发明方法中，Read DMA一旦完成写part2、part3数据，此时part2、part3所在的RD flag已置位，即使part1数据并没有准备好，但Read DMA依然立即执行读取part1+part2+part3操作，如此极大减小Read DMA等待时间，有效提升DMA间传输效率。 专利权的授权
一种延迟单元及包含该延迟单元的环形压控振荡器 CN201611176602.8 2021-01-01 本发明公开了一种延迟单元及包含该延迟单元的环形压控振荡器，其中延迟单元包括至少两个调整单元，各调整单元均调整管、第一MOS开关和第二MOS开关；电源正极依次通过第二MOS开关、第一MOS开关与调整管的栅极相连，调节电压输入端接入第一MOS开关与第二MOS开关之间；还包括第一开关电容、第二开关电容、由第一N型晶体管、第二N型晶体管、第一P型晶体管和第二P型晶体管连成的推挽输入对管，由第三N型晶体管、第四N型晶体管、第三P型晶体管和第四P型晶体管连成的锁存器；延迟单元的第一输入端接入第一P型晶体管的栅极和第一N型晶体管的栅极之间。本发明的增益可控，能够实现全摆幅输出，调谐范围宽，相位噪声特性好。   专利权的授权
SSD主控数据传输管理装置及方法 CN201611177768.1 2021-01-01 本发明公开了一种SSD主控BE Buffer、SSD主控、数据传输管理装置及方法，将DMA间传输过程中的Buffer分配、数据同步、Buffer释放都通过Data Flag结合硬件实现的DMA传输控制规则来自动完成，无需CPU大量干预整个传输过程，节省了大量的CPU时间资源；大量减少Flash DMA的等待时间，从而减少读延迟。特别的，针对大IO的情况，在Data Flag结合硬件实现的DMA传输控制规则下，BE DMA/Flash DMA可根据Data Flag的置位情况自动通过挂起和唤醒的方式进行多次传输，无需CPU介入，大IO场景下，传输效率不但不会恶化，反而会有提升。   专利权的授权
北斗芯片数据的安全传输方法、装置及终端 CN201611173684.0 - 本发明提供的一种北斗芯片数据的安全传输方法、装置及终端，用于北斗芯片与处理芯片之间的数据传输，包括：获取所述北斗芯片生成的定位数据，计算生成所述定位数据的签名；将所述定位数据和所述签名进行加密，获得传输密文；将所述传输密文传输至所述处理芯片；将处理芯片接收到的传输密文进行解密，获得传输明文，分别提取得到定位数据明文和签名A；计算所述定位数据明文，生成所述定位数据明文的签名B；判断所述签名A和签名B是否一致；若一致，则所述处理芯片进行所述定位数据明文的进一步处理；若不一致，则丢弃所述定位数据明文。通过加密和签名校验，提高定位数据获取和破译难度，有效提高北斗芯片数据传输的安全性。 专利申请的驳回
北斗芯片数据的安全传输方法、装置及终端 CN201611168501.6 - 本发明实施例公开的一种北斗芯片数据的安全传输方法、装置及终端，用于北斗芯片与处理芯片间的数据传输，包括：将北斗芯片生成的定位数据进行加密处理，获取定位数据密文；将所述定位数据密文传输至处理芯片；将处理芯片接收到的定位数据密文解密，获得定位数据明文。实现将北斗芯片中明文传输的定位数据进行加密处理，调高定位数据获取和破译难度，有效提高北斗芯片数据传输的安全性，避免被某些电子测量仪器抓取分析或其他技术手段干扰篡改。 专利申请的驳回
一种存储数据的访问管理方法及系统 CN201611168490.1 2020-04-24 本发明是关于一种存储数据的访问管理方法及系统，包括接收访问存储请求，其中，访问存储请求包括访问地址和身份信息；判断是否存在与访问地址相匹配的存储单元；如果存在与访问地址相匹配的存储单元，则判断身份信息是否有存储单元的访问权限；如果身份信息有存储单元的访问权限，则根据访问存储请求，对存储单元进行数据访问。本发明实施例中，存储模块不需要主动对数据访问端进行身份采集，降低了硬件实现代价，提高了数据访问的效率，通过对存储单元和访问权限的双重匹配，确定数据访问端能否进行数据访问，能有效保护存储数据的安全。 专利权的授权