专利标题 公开号/公告号 公开日期 摘要 专利状态
用于飞行器的嵌入式多通道数据采集系统及其控制方法 CN202210391349.7 - 本发明公开了一种用于飞行器的嵌入式多通道数据采集系统及其控制方法，系统包括数据分析管理模块、数据采集存储模块和时统模块，还包括安装于飞行器的目标位置的传感器模块，数据采集存储模块包括嵌入式系统芯片单元、DMA控制器、SATA盘数据存储单元和PCIE转串口单元，嵌入式系统芯片单元和DMA控制器、SATA盘数据存储单元和数据分析管理模块分别连接，嵌入式系统芯片单元的PCIE接口通过PCIE转串口单元和传感器模块中的冲击传感器单元、震动传感器单元分别连接，嵌入式系统芯片单元的串口和传感器模块的温湿压传感器单元、时统模块分别连接。本发明解决了串口数量不足的问题，并且满足了不同类型传感器的传输速率需求。 实质审查
一种正弦调频信号参数估计方法、系统及介质 CN202210391337.4 - 本发明公开了一种正弦调频信号参数估计方法、系统及介质，方法包括以下步骤：获取正弦调频信号，对正弦调频信号进行差分计算后求取瞬时频率，根据预设的最大周期数对瞬时频率进行下采样，然后求取下采样后的瞬时频率的频谱；根据频谱中的最大值计算正弦调频信号中正弦信号的频率估计值fme，根据频率估计值fme计算正弦调频信号中正弦信号的周期，根据正弦信号的周期、瞬时频率和频率估计值fme计算瞬时相位加权累计值y，根据瞬时相位加权累计值y计算调制指数估计值mf以及正弦调频信号带宽估计值Bw，根据调制指数估计值mf以及频率估计值fme计算正弦调频信号的载频估计值f0。本发明算法逻辑简单，能较好的估计出正弦调频信号的各项参数。 实质审查
用于FPGA与ARM通信的FlexSPI接口驱动方法及系统 CN202210360500.0 2023-06-06 本发明公开了一种用于FPGA与ARM通信的FlexSPI接口驱动方法，应用于FPGA与ARM通过FlexSPI接口互相连接的片上系统，方法包括：获取预设的FlexSPI设备树中的时钟信息和中断信息，根据所述时钟信息和中断信息进行时钟配置和中断配置；配置LUT表中的边沿触发方式以及数据位宽；初始化FPGA对应的字符设备，将预设的驱动层操作函数绑定在所述字符设备上，得到供应用层操作的FlexSPI接口字符设备，所述驱动层操作函数和应用层的操作函数一一对应。本发明实现高速数据传输的同时简化了驱动结构，并且能够适配多种硬件设备。 专利权的授权
基于多核DSP的干涉仪测向方法及系统 CN202210310760.7 - 本发明公开了一种基于多核DSP的干涉仪测向方法及系统，方法包括：DSP获取上位机指令；若为实时工作指令，DSP配置射频模块，FPGA获取中频信号后计算得到对应的PDW数据，DSP用干涉仪算法对PDW数据测向，然后进行分选并保存分选结果，将扫描频段的所有分选结果整合后发送给上位机；若为分时工作指令，FPGA配置射频模块的频综单元，FPGA获取中频信号后计算得到对应的PDW数据，DSP用干涉仪算法对PDW数据测向，然后进行分选并将分选结果整合后发送给上位机，重复本步骤直到DSP获取上位机指令，解析上位机指令得到停止命令。本发明具备实时控制测向以及分时控制测向功能，实时性较高。 实质审查
基于去斜处理和延时相关的线性调频信号调频斜率估计方法 CN202210247994.1 2024-07-09 本发明公开了一种基于去斜处理和延时相关的线性调频信号调频斜率估计方法、系统及介质，方法包括：获取线性调频信号，并计算所述线性调频信号调频斜率的粗略估计值对线性调频信号去斜处理得到第一信号，并根据线性调频信号的目标参数构建低通滤波器；用低通滤波器对第一信号滤波后得到第二信号，用延时自相关调频斜率估计算法计算第二信号调频斜率的估计值将所述粗略估计值和估计值相加得到线性调频信号调频斜率的精确估计值本发明相比现有的估计方法运算复杂度大大降低，并且估计精度较高，能够逼近克拉美罗下限。 专利权的授权
一种基于DSP的射频信号采集检测方法及装置 CN202210224699.4 - 本发明公开了一种基于DSP的射频信号采集检测方法及装置，方法包括：DSP获取上位机的指令，根据指令对接收机和FPGA进行相应设置，接收机获取射频信号并处理得到第一数据，第一数据经ADC转换得到第二数据，FPGA处理第二数据得到第三数据，FPGA根据内存地址将第三数据发送到内存单元中；第三数据发送完毕后，FPGA向DSP发送门铃中断，DSP将门铃中断分流给各目标核；各目标核根据对应的门铃中断分别从内存单元中获取对应的目标数据并处理，得到对应的第四数据，DSP将第四数据发送给上位机；上位机收到第四数据后，将所述第四数据进行显示。本发明改进了DSP的工作机制，使得射频信号采集检测的稳定性和效率提高。 实质审查
一种多通道射频收发机自动化测试装置及方法 CN202210158274.8 2024-02-02 本发明公开了一种多通道射频收发机自动化测试装置及方法，装置包括主控模块、多输入单输出的输入链路选通模块和单输入多输出的输出链路选通模块，主控模块和输入链路选通模块、输出链路选通模块的控制端分别连接，输入链路选通模块的每个输入端分别通过等长的第一射频线缆和被测试的多通道射频收发机的对应输出端连接，输出链路选通模块每个输出端分别通过等长的第二射频线缆和被测试的多通道射频收发机的对应输入端连接，输入链路选通模块的输出端和输出链路选通模块的输入端分别和射频指标测试装置的对应接口连接。本发明集成度高，能够支持多输入多输出、单输出多输出和多输入单输出的多通道射频收发机测试，能够得到准确的测试结果。 专利权的授权
一种存储芯片测试方法及装置 CN202210134462.7 - 本发明公开了一种存储芯片测试方法及装置，方法包括：获取上位机指令，读取各存储芯片的类型，分别对每个第一类型存储芯片进行第一测试，分别对每个第二类型存储芯片进行第二测试；第一测试对存储芯片每个地址空间写入测试数据并验证，验证通过后读取存储芯片的所有保存数据并与测试数据比较，比较结果均一致则测试通过；第二测试首先擦除目标存储芯片，然后对存储芯片每个地址空间写入测试数据并验证，验证通过后读取存储芯片的所有保存数据并与测试数据比较，比较结果均一致则测试通过。本发明能够自动完成对于存储芯片的全盘测试，并采用双重判断的机制以提高测试结果的可信度，还可以实时上报测试进度以及测试结果。 实质审查
一种多FPGA系统在线更新方法、系统及计算机设备 CN202210081927.7 - 本发明公开了一种多FPGA系统在线更新方法、系统及计算机设备，多FPGA系统包括至少2个FPGA、通道选择模块和存储模块，第二FPGA通过对应的通道选择模块和对应的存储模块连接，第一FPGA通过第二FPGA对应的通道选择模块和对应的存储模块连接，方法包括：上位机指定第一FPGA和第二FPGA；第一FPGA从上位机获取更新数据，将第二FPGA对应的通道选择模块切换至第一通道，然后将更新数据经第一通道发给对应的存储模块；第一FPGA向第二FPGA发送指令，且将第二FPGA对应的通道选择模块切换至第二通道，第二FPGA通过第二通道从存储模块获取更新数据并进行更新。本发明实现更高效、灵活的在线更新。 实质审查
一种基于拟牛顿法的盲解调参数优化方法、系统及介质 CN202111593649.5 2023-08-01 本发明公开了一种基于拟牛顿法的盲解调参数优化方法、系统及介质，包括以下步骤：对调制样式识别后的信号进行载频和符号速率估计；根据相应调制样式配置解调器；将当前载频估计值和符号速率估计值输入所述解调器对信号进行解调；计算解调后的信号的解调质量，若不满足要求，修改调制样式重新配置解调器对信号进行解调，若满足要求，通过拟牛顿法更新载频估计值和符号速率估计值直到获得最优值，并将载频估计值和符号速率估计值的最优值输入所述解调器对信号进行解调。本发明先对解调质量进行评估选取最优调制样式，然后对解调参数进行优化选取最优解调参数，从而提高盲解调质量。 专利权的授权