专利标题 公开号/公告号 公开日期 摘要 专利状态
基于SRIO接口的共享存储盘及其存取方法 CN202110270970.3 2022-07-12 本发明公开了一种基于SRIO接口的共享存储盘及其存取方法，共享存储盘包括FPGA模块、电源管理电路、硬盘阵列、缓存模块和状态自检电路，所述硬盘阵列包括至少4块硬盘，所述电源管理电路和状态自检电路连接，所述FPGA模块通过SRIO接口和被安装的多计算节点嵌入式系统中的节点计算机连接，所述FPGA模块通过SATA接口和硬盘阵列连接，所述FPGA模块通过缓存接口和缓存模块连接，所述FPGA模块包括PL端和PS端，所述PL端和PS端通过AXI总线互相连接。本发明的共享存储盘通过SRIO传输协议与节点计算机进行数据交互，可适用于高可靠性、高传输带宽、实时响应、多主机访问要求的嵌入式系统。 专利权的授权
用于非协同扩频信号的检测及参数估计方法及装置 CN202011627491.4 2022-07-12 本发明公开了一种用于非协同扩频信号的检测及参数估计方法及装置，该方法包括：对输入中的载波频率检测及参数估计，提取出扩频信号中的载波频率；对输入中的扩频码周期检测及参数估计，提取出扩频信号中的扩频码的码周期；对输入中的扩频码码速率和扩频码码长的参数估计，提取出扩频信号中的扩频码的码速率和扩频码码长的参数。该装置用来实施上述方法。本发明具有原理简单、精确性高、能够提高效率、适用范围广等优点。 专利权的授权
一种IFF脉冲信号分类提取方法 CN202011624785.1 2023-02-14 本发明公开了一种IFF脉冲信号分类提取方法，其步骤包括：步骤S1：识别：将非IFF信号优先排除；步骤S2：脉冲宽度检测：计算出脉冲信号的脉宽；步骤S3：IFF信号分类提取：依据步骤S2中得到的脉冲信号的脉冲宽度和脉冲中心位置，进行IFF信号分类提取。本发明具有原理简单、精确度高、适用范围广等优点。 专利权的授权
可变码率和调制指数的GFSK数字调制装置 CN202011643543.7 2023-03-24 本发明公开了一种可变码率和调制指数的GFSK数字调制装置，其包括：时钟生成模块，用于生成GFSK调制的工作时钟；高斯滤波器模块，用于信息比特的滤波整形；调制指数合成模块，用于调整GFSK指定的频率间隔；直接数字频率合成模块，用于根据高斯滤波器模块输出的实时频率控制字，生成相应频率的GFSK数字调制信号。本发明具有结构简单、成本低、应用范围广等优点。 专利权的授权
一种基于CDIF的抖动信号分选方法 CN202011643542.2 2024-02-06 本发明公开了一种基于CDIF的抖动信号分选方法，其包括：步骤S1：对指定检测的重周间隔范围进行区域划分；步骤S2：对各PDW数据的TOA进行差分，依据步骤S1中划分方法做直方图；步骤S3：使用指定的最大抖动范围进行门限确定，通过确定的门限寻找潜在可能的抖动PRI中心及其抖动范围；步骤S4：使用潜在的PRI及抖动范围进行脉冲串的起始，若起始成功，则使用此参数进行脉冲串的分选；步骤S5：分选成功，输出最终结果。本发明具有原理简单、适用范围广、分选效果好的等优点。 专利权的授权
一种恒定建立时间数字AGC环路的并行实现装置及方法 CN202011531517.5 - 本发明公开了一种恒定建立时间数字AGC环路的并行实现装置及方法，装置包括：串转并模块，用于将高速数字信号数据流分为并行的低速数字信号数据流；AGC计算模块，用于计算低速数字信号数据流对应的增益因子；AGC应用模块，用于根据增益因子对低速数字信号数据流进行AGC处理；并转串模块，用于将经AGC处理后的低速数字信号数据流合并为经AGC处理后的高速数字信号数据流。本发明通过并行处理在保证精度的同时达到降低时钟频率的要求。 专利申请的驳回
基于FPGA的非连续相位2FSK信号的符号速率估计方法 CN202011528324.4 2022-06-07 本发明公开了一种基于FPGA的非连续相位2FSK信号的符号速率估计方法，包括：获取非连续相位2FSK基带信号数据，选取一个载频并提取载频参数；利用FPGA的DDS、加法器和乘法器IP核，通过载频参数对非连续相位2FSK基带信号数据的I路和Q路分别进行二次下变频得到对应的输出结果；利用FPGA的滤波器IP核对I路输出结果和Q路输出结果分别进行低通滤波；利用FPGA的FFT IP核，根据低通滤波后的I路输出结果和Q路输出结果计算得到非连续相位2FSK基带信号的包络功率谱；对非连续相位2FSK基带信号的包络功率谱进行谱线突出处理，根据阈值对处理结果提取符号速率谱线，根据当前采样率和当前FFT点数对符号速率谱线计算符号速率。本发明大幅降低了符号速率估计复杂程度，能够节省FPGA的硬件资源。 专利权的授权
基于FPGA的信号处理方法、电子设备和存储介质 CN202010863977.1 2022-09-16 本申请涉及一种基于FPGA的信号处理方法、电子设备和计算机可读存储介质。该基于FPGA的信号处理方法通过从接收信号获得n阶厄米特矩阵，将所述n阶厄米特矩阵存储在FPGA的寄存器中，将n阶厄米特矩阵划分为对角二阶子矩阵和非对角二阶子矩阵，再并行对所有对角二阶子矩阵和非对角二阶子矩阵进行实数化旋转来获得所述n阶厄米特矩阵的特征值，从而减小总体的计算时间，显著增强了计算的实时性，提高了接收信号的信号处理的效率。 专利权的授权
基于FPGA的信号插值方法以及信号采集和回放方法 CN202010824427.9 - 本申请涉及一种基于FPGA的信号插值方法和信号采集和回放方法。该基于FPGA的信号插值方法包括：获取输入的数字信号；将所述输入的数字信号复制为N个数字信号并输入N个基于FPGA的数字滤波模块，N是偶数，其中按照每两个滤波器的滤波器系数对称地构建的方式来构建所述N个基于FPGA的数字滤波模块；将滤波后的N个数字信号按照滤波器系数对称的每两个滤波器进行合并和差值处理以得到N个已处理的数字信号；以及，将N个已处理的数字信号进行并串转换以获得插值后的数字信号。这样，降低了FPGA的资源消耗。   专利申请的撤回
用于采集回放系统的信道处理板卡 CN202010826235.1 - 本申请涉及一种用于采集回放系统的信道处理板卡。该信道处理板卡包括：自动增益控制电路，用于对输入的第一动态范围的信号进行自动增益控制与补偿以获得第二动态范围的信号，第二动态范围小于第一动态范围；开关矩阵，用于对第二动态范围的信号进行频段切换以使用具有不同频段的多个滤波器进行滤波；以及，滤波器组，包括具有不同频段的多个滤波器，配置为在信号采集过程中被分选以进行采集滤波，和在信号回放过程中对不同频段的输出信号进行回放滤波。这样，在满足系统功能前提下，减轻了采集回放系统分析处理的数据吞吐压力，减少了用于实现采集回放系统的滤波器数量，降低了系统实现难度并提高了系统经济性。   专利申请的驳回