专利标题 公开号/公告号 公开日期 摘要 专利状态
基于飞腾麒麟平台与CPLD的双时统通信方法及系统 CN202310198089.6 - 本发明公开了一种基于飞腾麒麟平台与CPLD的双时统通信方法及系统，通过获取时统源的产生来源；根据获取的时统源的产生来源，判断出时统源的类型；根据判断出的时统源的类型，在对应的时统源模式下，由CPU对CPLD进行控制，实现对时统源的控制。本发明提供的基于飞腾麒麟平台与CPLD的双时统通信方法及系统，采用CPU和CPLD，制作成本低、占用空间小；智能化程度高，用户使用便捷性好。 实质审查
一种基于飞腾系列PCIE总线的通用接口拓展系统 CN202210511246.X 2023-10-24 本发明公开了一种基于飞腾系列PCIE总线的通用接口拓展系统、中断控制方法及装置，该系统采用飞腾CPU和可编程逻辑器件，飞腾CPU通过PCIE总线与可编程逻辑器件互联，可编程逻辑器件通过拓展相应的总线接口与对应的外围设备器件互联；可编程逻辑器件包括PCIE接口模块、PCIE硬核、地址译码模块、中断管理模块和总线接口模块。本发明可实现由飞腾芯片通过PCIE配置各种类型的外围器件，通过可编程逻辑器件实现不同外围器件的接口协议IP核，减少了芯片器件等使用，简化了系统设计的复杂度，使得系统移植性好、且具有电路结构简单、成本低廉、易于接口拓展、稳定性高的特点，极大满足了系统的多应用需求，适用于军用、工业等特殊领域。 专利权的授权
一种基于纹理贴图的超高清视频显示处理方法及装置 CN202210507399.7 2024-10-22 本发明公开了一种基于纹理贴图的超高清视频显示处理方法及装置，通过高速收发器将串行信号恢复为M路并行超高清数字视频信号；采用同步时钟隔离方式对高速收发器恢复的M路并行超高清数字视频信号分别进行时钟同步处理；采用可配置循环填充方式对同步处理后的M路并行超高清数字视频信号进行数据装配；采用内嵌ARM对输出屏幕进行顶点绘制，并将绘制的顶点坐标数据包进行解析，得到顶点坐标的位置数据；对解析后得到的顶点坐标的位置数据进行几何变换和纹理贴图处理，完成纹理贴图。本发明对多路视频同时窗口显示的实时性高，减少GPU等处理器件的使用，减少系统设计复杂度，降低了设计成本，提高系统的稳定性和可扩展性。 授权
一种提升视频数据流帧的同步方法、设备、装置及系统 CN202110519622.5 2022-07-12 本发明公开了一种提升视频数据流帧的同步方法、设备、装置及系统，根据视频帧画面的大小自适应申请缓存空间；当前帧数据传输结束时，产生第一结束中断信号INT1；根据第一结束中断信号INT1中的当前帧数据传输来结束中断，从对应的缓存区域获取当前帧数据，通过对当前帧数据进行图像算法处理后，将处理结果传输到缓存区域，待处理结果传输完成，产生当前帧结果，传输完成第二结束中断信号INT2；根据处理结果传输完成中断，计算出第一结束中断信号INT1和INT2之间的时间差Tp，根据时间差Tp大小不同，进行线性分段处理。本发明可自适应提高视频数据帧，提高帧同步输出精度。 专利权的授权
一种基于飞腾平台LPC总线的多路通信系统 CN202010517514.X 2022-04-01 本发明提供了一种基于飞腾平台LPC总线的多路通信系统，通过支持多种电平标准的可编程逻辑器件作为所述飞腾芯片与多个外部设备之间的通信数据中间处理模块，省去了电平转换和协议转换芯片，且能实现所述飞腾芯片通过一路LPC总线访问多个类型的外部设备。所述多路通信系统的电路结构简单，制造成本低，同时所述多路通信系统的主要模块都集成在所述可编程逻辑器件中，且仅需要一路LPC总线进行飞腾芯片的数据传输，从而使得所述多路通信系统易于扩展、实时性强、移植性好、硬件资源需求少、软件工作量显著减少，极大满足了应用系统的多层次需求。 专利权的授权
一种多路视频显示方法及系统 CN202010269463.3 - 本发明公开了一种多路视频显示方法及系统，通过FPGA接收输入的多路视频源数据，将串行数据转成并行数据、源同步信号，选择对应的解码模式对转换后的并行数据进行解码，检测视频源的中断信号，配置相关寄存器，将解码后的多路视频通过同一时钟进行时钟域转换，并采用流水线方式并行同步进行数据打包，将数据包分别缓存，通过视频时序产生模块产生对应的输出时序，产生输出同步信号，并根据输出同步信号将缓存的数据分别进行编码，以串行方式发送到外部进行显示，充分减少多芯片之间的数据交互延迟时间以及提高设计灵活度，克服了现有技术中多路视频显示时存在实时性差，抗干扰能力弱的问题，具有延时小、抗干扰能力强、设计简单的特点。   专利申请的驳回
基于纹理映射的多路全景视频拼接显示方法及其系统 CN201911000006.8 2021-11-16 本发明公开了一种基于纹理映射的多路全景视频拼接显示方法及其系统，方法包括：获取M路视频图像；分别对M路视频图像进行亮度均衡算法处理；对经亮度均衡算法处理的M路视频进行纹理映射和拼接融合处理；融合帧数据显示。系统包括M路视频源、M路均衡器、N路驱动器以及N路显示器，还包括一个FPGA模块。采用单个FPGA芯片流水线方式通过本发明的方法实现多路视频拼接融合，充分减少多芯片数据交互延迟时间以及降低设计复杂度，克服了现有技术中多路相机输入在拼接成全景图像时存在实时性差，设计复杂的问题，具有延时小、设计简单的特点。 专利权的授权
一种基于localbus总线的多路onewire通信系统 CN201910035350.4 - 本发明公开了一种基于localbus总线的多路onewire通信系统，包括CPU、FPGA和多个onewire接口芯片，CPU和FPGA通过localbus总线相连，而FPGA通过配置onewire接口芯片的IO模块电压直接与onewire接口芯片相连。使用本发明的系统，可便捷实现实时嵌入式系统对多路通信的应用需求，开发与调试效率显著提高。同时，系统易于扩展、实时性强、移植性好、不需使用硬核资源、软件工作量显著减少，极大满足了应用系统的多层次需求。 专利申请的驳回
一种U-Boot启动双备份系统 CN201910035347.2 - 本发明公开了一种U‑Boot启动双备份系统，包括主控制器CPU、FLASH、FPGA和硬件电路，主控制器CPU与FLASH通过localbus总线进行连接，FPGA和硬件电路分别与localbus总线进行连接，对FLASH的首地址位进行联合控制，FLASH的存储空间被划分成两个独立的区域，每个区域分别存放一段独立完整的U‑Boot启动代码，通过控制地址总线首地址的信号就可读取不同区域的U‑Boot启动代码，从而实现U‑Boot启动代码的双备份。本发明结构简单、可靠性高、易于实现、稳定性好。 专利申请的驳回
一种分块并行的数字图像消像旋方法 CN201910035151.3 2023-04-25 本发明公开了一种分块并行的数字图像消像旋方法，包括以下步骤：（1）获取图像旋转参数和消像旋参数；（2）读入图像数据；（3）对图像进行分块处理；（4）对图像进行逆变换，计算图像的颜色值；（5）输出目标图像。使用本发明的方法，通过采用双线性插值方法计算得到经反旋转后图像的像素颜色，同时运行多个任务，对图像进行分块并行处理，在得到较好的图像质量的同时，提高算法的并行度，大大减少算法的执行时间。 专利权的授权