- 专利标题 公开号/公告号 公开日期 摘要 专利状态
- 一种低导通电阻沟槽栅碳化硅VDMOS及其制备方法 CN202411131885.9 2024-11-26 本发明提供了一种低导通电阻沟槽栅碳化硅VDMOS及其制备方法，在碳化硅衬底下侧面淀积金属，形成漏极金属层；在碳化硅衬底上侧面外延生长，形成漂移层；形成阻挡层，刻蚀，离子注入，在漂移层内形成屏蔽层、第二P型阱区、第二N型源区、第一P型阱区及第一N型源区；重新形成阻挡层，刻蚀，之后对漂移层以及第一P型阱区进行蚀刻直至屏蔽层上侧面，形成凹槽，对凹槽进行干氧氧化，形成栅介质层，所述栅介质层内设有沟槽；重新形成阻挡层，刻蚀，淀积金属，形成栅极金属层；重新形成阻挡层，刻蚀，淀积金属，形成源极金属层，去除阻挡层，完成制备，构建第二N型源区和第二P型阱区结构用来在漂移区提供大量电子，从而降低器件导通电阻。 授权
- 一种增强耐压能力的碳化硅双槽栅LDMOS的制造方法 CN202311696087.6 2024-02-13 本发明提供一种增强耐压能力的碳化硅双槽栅LDMOS的制造方法，在碳化硅衬底上外延生长缓冲层，在缓冲层上生长漂移层；在漂移层上方淀积掩模版，蚀刻，离子注入，形成体区；淀积掩模版，蚀刻，对漂移层进行深槽刻蚀，在沟槽中填充材料，形成超结区；淀积掩模版，蚀刻形成通孔，离子注入，形成掺杂层；淀积掩模版，蚀刻，对体区和超结区进行离子注入，形成源区和漏区；淀积掩模版，蚀刻，对源区和体区进行蚀刻，形成栅沟槽；在栅沟槽中进行热氧化形成栅极氧化物，淀积多晶硅，形成栅极；淀积掩模版，蚀刻，淀积金属，分别形成源极和漏极；引入N柱的P型掺杂层，降低N柱表面电势，保持低导通电阻同时提高器件击穿电压，增强器件的耐压能力。 专利权的授权
- 一种降低导通电阻的碳化硅LDMOS的制造方法 CN202311696079.1 - 本发明提供了一种降低导通电阻的碳化硅LDMOS的制造方法，包括：在碳化硅衬底上外延生长缓冲层，在缓冲层上生长漂移层；在漂移层上方淀积掩模版，蚀刻，离子注入，形成体区；在漂移层和体区上方淀积掩模版，蚀刻，对漂移层进行深槽刻蚀，在沟槽中填充材料，形成超结区；在体区和超结区上方淀积掩模版，蚀刻，对体区和超结区进行离子注入，形成源区和漏区；淀积掩模版，蚀刻，对源区和体区进行蚀刻，形成栅沟槽；在栅沟槽中进行热氧化形成栅极氧化物，淀积多晶硅，形成栅极；淀积掩模版，蚀刻，淀积金属，分别形成源极和漏极，对超结LDMOS结构引入沟槽栅，在通过超结结构保持高击穿电压的同时降低导通电阻，优化器件的导通特性。 专利的公布
- 一种SiC衬底光滑侧壁的刻蚀方法 CN202310164981.2 - 本发明提供一种SiC衬底光滑侧壁的刻蚀方法，包括：对SiC衬底进行标准清洗；在SiC衬底表面淀积掩膜层；在掩膜层上进行光刻形成设定图形的光刻胶；去除光刻胶未覆盖区域的掩膜层，将光刻版的图形转移到掩膜层上；去除光刻胶；对SiC衬底进行干法刻蚀，形成台面或沟槽，刻蚀后保留掩膜层；对SiC衬底上的台面或沟槽的侧壁进行离子注入，根据离子种类选择相应的注入剂量和注入能量，形成所需厚度的非晶层；湿法去除掩膜层；通过湿法腐蚀对非晶层进行腐蚀，形成光滑侧壁；最后对SiC衬底进行后处理清洗，简化了工艺流程，并且可以得到光滑的侧壁。 实质审查
- 一种低速抗EMI的碳化硅MOSFET的制造方法 CN202210792038.1 - 本发明提供了一种低速抗EMI的碳化硅MOSFET的制造方法，包括在碳化硅衬底的漂移层上形成阻挡层，并对阻挡层蚀刻形成通孔，通过通孔区域内部进行氧化形成栅极纵向通道的纵向绝缘层；在纵向绝缘层内的区域淀积金属或者多晶硅形成栅电极延伸区；重新形成阻挡层，并对阻挡层蚀刻形成通孔，通过通孔进行离子注入形成基区、源区；重新形成阻挡层，并对阻挡层蚀刻形成通孔，通过通孔对该区域进行氧化形成横向绝缘层；重新形成阻挡层，并对阻挡层蚀刻，形成源极金属层及栅极金属层；去除所有阻挡层，并在碳化硅衬底上淀积金属，形成漏极金属层，降低器件的开关速度，从而提高抗EMI性能。 实质审查
- 一种基于Ga2O3耐压耐电流SiCPIN二极管 CN202111170359.X - 本发明提供了一种基于Ga2O3耐压耐电流SiC PIN二极管，包括：N型重掺杂半导体传输层的下侧面连接至N型欧姆电极的上侧面；N型重掺杂Ga2O3耐压提高层的下侧面连接至N型重掺杂半导体传输层的上侧面；N型本征层的下侧面连接至N型重掺杂Ga2O3耐压提高层的上侧面；P型重掺杂半导体传输层下侧面连接至N型本征层的上侧面；P型欧姆电极的下侧面连接至P型重掺杂半导体传输层的上侧面，提高SiC PIN二极管的耐压耐电流能力。 实质审查
- 一种基于BN的耐电流SiCPIN二极管 CN202111170344.3 - 本发明提供了一种基于BN的耐电流SiCPIN二极管，包括：N型重掺杂半导体传输层的下侧面连接至N型欧姆电极的上侧面；N型重掺杂BN耐压提高层的下侧面连接至N型重掺杂半导体传输层的上侧面；N型本征层的下侧面连接至N型重掺杂BN耐压提高层的上侧面；P型重掺杂半导体传输层下侧面连接至N型本征层的上侧面；P型欧姆电极的下侧面连接至P型重掺杂半导体传输层的上侧面，保证SiCPIN二极管的耐压能力下，使得电流能力大大提高，并且使得热量更容易往下边扩散，使得PIN二极管的纵向热分布主要集中在SiC材料。 实质审查
- 一种超低接触电阻SiC基欧姆接触制备方法 CN202010760136.8 2021-07-02 本发明公开了一种超低接触电阻SiC基欧姆接触制备方法，包括：选取SiC衬底；在SiC衬底转移石墨烯或是外延生长石墨烯形成石墨烯/SiC结构；在石墨烯/SiC结构的石墨烯上淀积Au膜；通过第一次光刻胶光刻方法在Au膜上形成第一转移电极图形；采用湿法刻蚀法刻蚀掉未被第一转移电极图形覆盖的Au膜；采用等离子体刻蚀法刻蚀掉未被Au膜覆盖的石墨烯；通过第二次光刻胶光刻方法在SiC衬底上形成第二转移电极图形；在第二转移电极图形外的Au膜上淀积Au材料；剥离第二转移电极图形形成Au电极并进行退火处理。本发明方法为一种切实可行的制备方案，石墨烯降低了与SiC界面的势垒，欧姆接触的比接触电阻率达到10‑7～10‑8量级，该制备方法可重复性高。 专利（申请）权的转移
- 制备SiC基MOS器件栅介质薄膜的方法 CN201710261302.8 2019-09-03 一种制备SiC基MOS器件栅介质薄膜的方法，包括以下步骤：a.对SiC衬底进行清洗；b.通过化学反应、化学气相沉积或物理气相沉积在SiC衬底上沉积SixNy薄膜；c.通过化学气相沉积或物理气相沉积在SixNy薄膜(或直接在SiC衬底上)上沉积Si薄膜；d.通过低温氧化/或氧气退火的方法，将Si薄膜氧化为SiO2薄膜；e.对通过上述步骤生成的SixNy/SiO2和SiO2栅介质层进行退火并冷却；f.在栅介质层溅射或蒸镀金属电极，形成MOS器件结构。 专利（申请）权的转移
- 一种碳化硅沟槽型JFET的制作方法 CN201310187771.1 2016-01-06 本发明公开了一种碳化硅沟槽型JFET的制作方法，该方法包括如下步骤：在SiC第一导电类型的衬底上依次外延生长第一导电类型的漂移层、沟道层和帽子层；在帽子层上淀积第一掩膜层并形成掩膜图形；以第一掩膜层作为掩膜，刻蚀帽子层和沟道层至漂移层形成沟槽；各向同性地淀积第二掩膜层；各向异性法地刻蚀去除沟槽底部和第一掩膜层上的第二掩膜层；对暴露的漂移层进行离子注入，在漂移层中形成第二导电类型的离子注入区以与漂移层形成pn二极管；去除剩余的掩膜层并淀积隔离层；用光刻的方法至少部分地去除帽子层和沟槽底部的隔离层；在衬底上，暴露的帽子层和暴露的离子注入区中形成欧姆接触。所述方法能够防止沟道因离子注入产生损伤和缺陷。 专利（申请）权的转移