专利标题 公开号/公告号 公开日期 摘要 专利状态
一种仿真主频驱动的信号自动映射方法 CN202310669794.X 2023-09-22 本发明公开了一种仿真主频驱动的信号自动映射方法，包括读取FPGA分割之后的设计，将分割后的设计用孤岛子图表示，每个孤岛子图中包含多个SLICE；将SLICE按照预设的拓扑结构进行放置，每个SLICE对应单独的FPGA；对SLICE的边界信号按照类型进行分配；其中，类型包括松耦合信号和紧耦合信号；对松耦合信号，按照预设的第一原则进行分组；对紧耦合信号，按照预设的第二原则进行分组；获取分组后的各FPGA间各端口的仿真主频，判断各FPGA间各端口的仿真主频是否达到预设的仿真主频，若达到预设的主频，则获取可行信号引脚映射方案。能够无人工参与实现主频驱动的FPGA信号引脚自动化分配。 专利权的授权
一种基于RLM流图的硬件原型仿真自动分割方法 CN202310664988.0 2023-09-22 本发明公开了一种基于RLM流图的硬件原型仿真自动分割方法，包括将ASIC设计分割为多个RLM；获取每个RLM的信号流向，根据RLM之间的信号流向，构建由多个RLM组成的数据流图，得到RLM流图；对RLM流图的逻辑资源进行预估；将RLM流图聚合成孤岛流图，并将孤岛流图分割为孤岛子图，在孤岛子图内部进行RLM分割，得到分割结果；根据分割结果获取每个分割块的逻辑资源，判断每个分割块的逻辑资源是否满足约束条件，若满足，则获取可行的分割分案。以RLM流图作为FPGA原型仿真的ASIC逻辑组织形式，能够代替手动划分自动获得一个可用的分割方案。 专利权的授权
一种基于FPGA的海量波形数据采集与处理方法 CN202310510136.6 - 本发明公开了一种基于FPGA的海量波形数据采集与处理方法，首先设计数据库表，数据库表的数量和采样信号的数量一致；然后对多个采样信号进行排序，以预设采样时长采集多个采样信号的原始波形数据并处理，得到多个采样信号中的每一个采样信号在预设采样时长内对应的采样数据；接着对每个采样信号在预设采样时长内对应的采样数据进行逐级放大，检查逐级放大后采样数据的信号跳变，将信号跳变信息记录在每个采样信号对应的数据库表中，并在波形界面绘制波形，由此得到每个采样信号对应的数据库表和波形图；最后创建数据索引，根据数据索引在数据库表和波形图中查找指定采样信号的信号跳变。该方法可以实现海量波形数据的快速展示。 实质审查
一种基于图表的FPGA触发条件配置方法 CN202310471054.5 - 本发明公开了一种基于图表的FPGA触发条件配置方法，初始化项目代码，根据初始化后的项目代码得到信号数据，从信号数据中选择探针信号并配置探针类型；将探针类型配置为触发的探针信号作为采样信号；设置触发条件的构成要素，根据触发条件构成要素中的操作符、触发条件的进制类型和触发条件位数为每个采样信号设置触发条件，根据触发条件构成要素中的逻辑符设置不同采样信号之间的逻辑关系，由此得到采样信号配置完成的触发条件；对配置完成的触发条件进行调试，得到满足要求的触发条件。该方法支持大数据量情况下的逻辑组合，用户可根据实际情况任意组合无限量的信号触发条件，提升采样效率。 实质审查
一种基于图的HDL编译优化方法 CN202310434999.X 2023-07-11 本发明涉及编译优化技术领域，具体为一种基于图的HDL编译优化方法，包括如下步骤：步骤S1、获取或者构建HDL文件；步骤S2、对HDL文件进行词法、语法分析，并通过词法、语法分析结果构建抽象语法树；步骤S3、依据抽象语法树构建图；步骤S4、在图上实施多种优化算法，得到优化后的图；步骤S5、将优化后的图转换为目标无关的中间代码；步骤S6、调用编译后端程序将中间代码转为目标机器上的可执行文件。本发明旨在解决在编译过程中优化HDL代码和硬件设计的问题，通过在编译过程中添加图优化的步骤，能够很容易的发掘出原始HDL设计中可被优化的地方，并通过在图上实施，从而达到很好的优化效果。 专利权的授权
一种基于光交换的多FPGA原型验证系统 CN202310403280.X 2023-07-11 本发明公开了一种基于光交换的多FPGA原型验证系统，包括光交换机、多个电路板板卡和多路高速串行收发器，每个电路板板卡内放置多个FPGA，同一个电路板板卡内的多个FPGA通过电缆或电路板板卡内走线通过LVDS接口进行板内直连，不同电路板板卡之间的FPGA通过光交换机和多路高速串行收发器连接，同一个电路板板卡内的多个FPGA通过光交换机和高速串行收发器进行板内非直连。具有更强的灵活性，无需手动插拔光纤，即可完成电路通信的重新配置；光交换延时相对于传统报文交换设备的延时更低，可处理仿真过程中需要单周期到达的信号，提高了仿真性能，并可以节约FPGA的引脚资源。 专利权的授权
一种多模混合互连架构的多FPGA原型验证平台硬件体系结构 CN202310403569.1 - 本发明公开了一种多模混合互连架构的多FPGA原型验证平台硬件体系结构，包括高速交换网络、多个电路板板卡和多路高速串行收发器，每个电路板板卡内放置多个FPGA，同一个电路板板卡内的多个FPGA利用LVDS接口进行板内直连，不同电路板板卡之间的FPGA通过高速交换网络和多路高速串行收发器连接，同一个电路板板卡内的多个FPGA通过高速交换网络和高速串行收发器进行板内非直连。在FPGA之间增加了基于高速交换网络的通信互连，通过改变板内和板间的高速串行收发器的连接关系，可以实现多种体系结构，增强了平台的灵活性和可扩展性，带宽增大了几百上千倍，提高了仿真性能，节约了FPGA的引脚资源，实现FPGA资源和带宽资源的划分和调整。 实质审查
一种应用于Java污点分析的依赖补全方法和系统 CN202310345307.4 - 本发明公开了一种应用于Java污点分析的依赖补全方法和系统，包括获取Java源代码，根据Java源代码获取单类型导入列表、按需类型导入列表；遍历缺失依赖的语法树节点，当语法树节点为类实例创建或函数调用类型时，获取函数名，并结合单类型导入列表、按需导入列表建立当前语法树节点的类全名集合；根据当前语法树节点的实参获取参数类型列表，将类全名集合中的元素分别与函数名、参数类型列表进行拼接，得到函数签名的集合；使用函数签名的集合与预设的规则库作匹配，判断当前语法树节点是否为污点源或汇聚点。仅仅从源代码获取导入，通过对缺失依赖的类进行依赖补全，较为精确的识别污点源和汇聚点，具有可靠性和高效性，有效减少漏报的出现。 实质审查
一种基于FPGA的芯片仿真加速方法和系统 CN202310292028.6 2023-06-27 本发明公开了一种基于FPGA的芯片仿真加速方法和系统，包括主机利用预设的综合工具将用户设计的逻辑电路综合为RTL级表示文件；通过编写处理逻辑，将RTL级表示文件映射为带有特定功能的调试和控制用途的模块，并存储为预设格式的表示文件；获取用来辅助调试的电路模块，结合工具链将预设格式的表示文件生成位流，并下载到仿真加速器的FPGA系统中；在主机中加载加速器控制程序，主机的加速器控制程序通过物理通信方式和仿真加速器交换信号完成对用户设计逻辑的加速仿真。可对任意的用户RTL设计进行仿真，对运行在FPGA中的用户设计进行调试和控制，以及可对调试和控制的多项过程进行加速，调试以及控制灵活且快速高效。 专利权的授权
一种基于多FPGA原型验证混合云平台的加密方法和系统 CN202310227007.6 2023-05-05 本发明公开了一种基于多FPGA原型验证混合云平台的加密方法和系统，包括用户通过私有云平台进行设计分割和调试信号选定等操作，输出多个FPGA位流文件；用户根据需求在多FPGA验证公有云平台选择对应的配置资源；将FPGA位流文件以及预设的调试设置数据导入多FPGA验证公有云平台；多FPGA验证公有云平台按照用户提交的配置资源使用申请，从FPGA验证资源池中分配FPGA芯片和外部设备资源，并将FPGA位流文件分别加载到指定的FPGA芯片；多FPGA验证公有云平台接收用户的仿真指令开始硬件仿真和信号数据采集，当满足预设的调试信号触发条件时，调试查看波形数据。可以满足用户对设计源文件进行保密的要求。 专利权的授权