专利标题 公开号/公告号 公开日期 摘要 专利状态
二进制可执行文件函数特征筛选方法、设备及存储介质 CN202210642061.2 - 本发明具体公开了一种二进制可执行文件函数特征筛选方法、设备及存储介质，所述方法包括以下步骤：S1、利用反汇编工具将二进制文件转换为汇编代码，基于训练好的神经网络模型将汇编函数映射到高维空间的向量上；S2、基于局部敏感哈希算法将高维空间的向量转化成哈希特征值，并进行数据持久化操作；S3、构建权重分析函数并计算汇编函数的权重因子，以字典表文件的方式导出汇编函数特征值与权重因子对应关系；S4、按照二进制可执行文件函数的预设剪裁需求进行剪裁过滤。本发明综合汇编函数特征值的逆文档频率及其在不同版本和不同软件中的分布情况计算出相应的权重因子，通过控制筛选权重值的方式实现剪裁过滤，具有逻辑清晰和操作简单的特点。 实质审查
一种用于多FPGA仿真验证平台的电路划分方法 CN202210500172.X 2022-08-02 本发明公开了一种用于多FPGA仿真验证平台的电路划分方法，包括获取电路中的Verilog项目源码进行解析，得到每个模块的资源信息以及模块之间的连线信息并进行建模，得到由节点和边组成的无向图模型；以边的位宽为权重进行最小切原则对无向图模型进行划分后，对多FPGA仿真验证平台进行全局资源配置，将划分后的无向图模型映射到对应FPGA上；对映射后的FPGA仿真验证平台进行测试得到主频结果，检测到映射后的FPGA仿真验证平台满足预设的约束条件以及主频结果满足预设的任务需求后，完成电路划分。通过无向图模型建模、划分、映射，最后进行验证，找到适合用户设计和多FPGA仿真验证平台的划分映射策略。 专利权的授权
一种用于硬件仿真平台的主频评估方法 CN202210500173.4 2022-08-12 本发明公开了一种用于硬件仿真平台的主频评估方法，包括获取分区的信息和硬件仿真平台信息；将各分区放置到对应FPGA上，分区与分区之间的信号通过对应FPGA之间的物理连线进行传输；获取传输的信号的数量以及物理连线的数量，判断传输的信号的数量是否大于物理连线的数量，若是，则为分区之间的组内信号进行TDM分配；计算得到各FPGA之间每个端口对的TDM比率，根据各个端口对的TDM比率、FPGA平台的参数、信号到达的预设拍数计算得出各FPGA对中端口对之间的时延，取时延的最大值作为本次评估的时延，结合预设的时延‑主频对应关系得到主频评估结果。方便开发人员优化划分和映射策略。 专利权的授权
一种用于逻辑仿真系统的信号波形存储方法 CN202210467097.1 - 本发明公开了一种用于逻辑仿真系统的信号波形存储方法，包括使用编译器前端对源代码进行编译，得到对应的抽象语法树；基于抽象语法树，遍历树上的所有节点，基于该节点的语义生成对应的控制流和数据流节点，从而得到抽象语法树对应的控制流图和数据流图，进而对逻辑仿真中的所有信号做关联分析，得出信号间的关联转换函数；在逻辑仿真的过程中，依次记录所有信号的波形；逻辑仿真完成后，基于记录的所有信号的波形以及关联转换函数，做关联转换函数的正确性分析得到分析结果，根据分析结果标记信号并保存对应的关联转换函数；接收用户发起的信号波形存储的请求，根据请求存储对应的信号波形。能够大幅降低需要存储的波形文件的大小。 实质审查
二进制可执行文件同源分析方法、计算机设备及存储介质 CN202210434518.0 2022-07-29 本发明具体公开了一种二进制可执行文件同源分析方法、计算机设备及存储介质，所述方法包括：生成二进制可执行文件对应的函数控制流图；在高维向量空间中生成对应的指令向量和基本块向量；基于预设神经网络模型获取同维度的函数向量矩阵；将函数向量矩阵进行矩阵相乘后并按照从大到小进行排序，进而获取相似函数对，利用相似函数对进行查找即可得到匹配结果。本发明将自然语言处理的双向多层转换编码器应用到汇编代码语言的语义生成上，通过在同维度的高维向量空间中生成对应的指令向量和基本块向量，并将函数控制流图与基本块向量结合得到对应的函数语义向量，基于相似函数对查找实现同源分析，具有鲁棒性强、运行速度快和测试效果好的特点。 专利权的授权
一种对VerilogHDL进行行为仿真的方法 CN202210427569.0 2022-07-01 本发明公开了一种对Verilog HDL进行行为仿真的方法，包括获取当前仿真时刻的5个事件队列，检测队列A是否为空，若不为空，依次执行队列A中事件的处理函数；检查队列B是否为空，如果不为空，依次执行队列B中事件的处理函数；检查队列C是否为空，如果不为空，依次执行队列C中事件的处理函数；检查队列B是否为空，如果为空，检查队列D是否为空，如果不为空，依次执行队列D中事件的处理函数；检查队列B是否为空，如果为空，检查队列D是否为空，如果为空，检查是否触发了系统函数，如果触发了，依次执行队列E被触发的系统函数，完成当前仿真时刻的队列。在保证与verilog标准语义一致的前提下，更容易使用编程语言实现。 专利权的授权
一种符号执行方法、单元测试方法、电子设备及存储介质 CN202210169478.1 2022-05-06 本发明公开了一种符号执行方法、单元测试方法、电子设备及存储介质，该方法包括：遍历待分析程序的所有指令，建立程序分支表；对待分析程序的程序路径建立路径分支表；确认程序分支表中的所有分支未被访问，在当前路径下分析指令，收集已访问的分支记录，并将已访问的分支记录更新到路径分支表；对所有的路径按照路径分支表中已经访问的分支数进行排序；确认当前路径已覆盖到新的分支，保留当前路径并将当前路径覆盖的分支和测试用例缓存；输出缓存的测试用例数据。该符号执行方法，通过采用覆盖率优先的路径搜索策略，对循环进行特殊的处理，使得在符号执行的过程中不至于陷入到某一段代码一直无法跳出导致超时，保证了符号执行的可行性。 专利权的授权
一种程序静态分析结果中最佳修复点的展示方法 CN202210163490.1 2024-05-24 本发明公开了一种程序静态分析结果中最佳修复点的展示方法，该方法包括以下步骤：S1、获取所有污点传播路径，并对所获取的污点传播路径进行去重处理；S2、分析去重处理后的每一条污点传播路径，并基于分析结果进行组合以构建全程序污点传播流图；S3、基于全程序污点传播流图获取每个节点的出度和入度，并计算出每个节点的路径数量；S4、计算每个节点的综合评估值并进行比较，选取最大的综合评估值进行标记，进而得到最大综合评估值对应的最佳修复点。本发明通过对静态分析工具输出的所有污点传播路径进行分析并构建出全程序污点传播流图，然后对全程序污点传播流图进行处理标记出最佳修复点，能够大大节省代码审计人员的工作量，提高了工作效率。 专利权的授权
一种单元测试方法、系统、电子设备及存储介质 CN202210151068.4 - 本发明公开了一种单元测试方法、系统、电子设备及存储介质，该单元测试方法包括：获取待测程序；解析待测程序，提取待测程序的待测函数及待测函数的基础信息，并利用开源框架LLVM分析待测程序，将待测程序编译成LLVM中间码；根据每个待测函数的基础信息，对待测函数进行代码插桩，生成驱动函数；分析驱动函数，生成用于单元测试待测函数的测试用例；执行测试用例，反馈单元测试结果。该单元测试方法、系统、电子设备及存储介质，通过扩展优化LLVM中间码、编译前端的功能，让待测函数信息的收集自动化，同时让测试用例的生成和执行自动化，无需任何人工干预，保证系统在进行测试时的通用性和自动化程度。 实质审查
一种基于先验信息的RTL级逻辑划分方法 CN202210091481.6 2022-04-22 本发明公开了一种基于先验信息的RTL逻辑划分方法。该方法包含步骤S1：导入多模互连FPGA平台的FPGA数量、资源情况；S2：导入用户设计及用户设计中各模块之间的先验信息；S3：依据先验信息，分析用户设计，得到用户设计的资源情况表和互连需求表；S4：依据资源情况表和互连需求表及多模互连FPGA平台资源情况对用户设计进行划分；S5：对用户设计划分进行验证，输出划分结果。该方法依据用户设计的先验信息，在划分时充分考虑用户设计的信号连接属性和FPGA之间的物理连接属性的匹配度，在RTL级对用户设计进行划分，使得对用户设计的划分结果更加匹配多模互连FPGA平台的特性，大大提高平台的仿真性能。 专利权的授权