专利标题 公开号/公告号 公开日期 摘要 专利状态
旁路访问存储数据的方法、存储设备及旁路访问存储系统 CN201911348389.8 2023-10-31 本申请公开了一种旁路访问存储数据的方法、存储设备及旁路访问存储系统，所述方法包括：获取旁路指示信号；根据旁路指示信号确定断开或建立旁路数据传输线路，所述旁路数据传输线路通过复用存储设备电源连接器的PIN脚建立。本申请提供的旁路访问存储数据的方法通过复用存储设备电源连接器的部分PIN脚，扩展数据通路，建立旁路数据传输线路，无需增加外部数据线路来提供旁路数据传输，实现了主机与固态硬盘之间通过旁路线路传输数据的目的，且不会影响固态硬盘的外观。 专利权的授权
嵌入式芯片引导启动方法、装置、计算机设备和存储介质 CN201911336064.8 2023-01-20 本申请涉及一种嵌入式芯片引导启动方法、系统、计算机设备和存储介质。所述方法包括：在启动时通过非易失性存储器中查找探测引导介质对应的索引信息，随后读取非易失性存储器中查找到的索引信息，根据索引信息，获取非易失性存储器中已存的探测引导介质对应的介质接口以及通道。通过引导介质对应的介质接口以及通道找到启动介质，读取启动数据启动，并进行CRC校验；若启动失败，则读取CRC校验值信息，获取启动失败原因数据，采用本方法能够实现嵌入式芯片的快速启动与快速故障排查。 专利权的授权
多核CPU系统下时序波形控制方法、系统、设备及介质 CN201911310827.1 2021-07-27 本申请公开了一种多核CPU系统下时序波形控制方法、系统、设备及介质，应用于目标CPU，将目标定时器的定时器进程交付至另一CPU后，继续对定时器进程进行处理；判断是否满足预设条件，若是，则结束对定时器进程的处理。本申请提供的多核CPU系统下时序波形控制方法中，目标CPU将目标定时器的定时器进程交付给另一CPU后，继续对定时器进程进行处理，从而使得目标CPU可以继续输出目标定时器的时序波形，保证了在另一CPU激活目标定时器的期间，多核CPU系统仍然可以输出时序波形，保证了时序波形的持续性。本申请提供的一种多核CPU系统下时序波形控制系统、设备及计算机可读存储介质也解决了相应技术问题。 专利权的授权
一种SD卡数据保密方法、系统、设备及计算机介质 CN201911310806.X 2023-06-09 本申请公开了一种SD卡数据保密方法、系统、设备及计算机介质，确定出目标SD卡的文件系统分区表；在目标SD卡中确定出目标地址，目标地址为目标SD卡中除块地址0之外的地址；将文件系统分区表放置于目标地址，并保证文件系统分区表在目标SD卡中唯一。本申请提供的一种SD卡数据保密方法，将目标SD卡中的文件系统分区表放置于除块地址0之外的目标地址，从而使得其他主机在不知道目标地址的情况下，无法读取文件系统分区表，进而无法读取SD卡中的文件，实现了对目标SD卡的数据保密。本申请提供的一种SD卡数据保密系统、设备及计算机可读存储介质也解决了相应技术问题。 专利权的授权
芯片软件烧录方法、芯片软件烧录数据处理方法和装置 CN201911302821.X - 本申请涉及一种芯片软件烧录方法、芯片软件烧录数据处理方法、装置、计算机设备和存储介质。该芯片软件烧录方法包括：根据芯片启动指令，执行芯片启动代码时，进入调试模式；在调试模式下，通过通信接口与调试终端建立连接；通过通信接口，接收调试终端发送的配置命令和配置信息，响应配置命令，根据配置信息对芯片功能模块进行配置；通过通信接口，接收调试终端发送的烧录指令和烧录数据包，响应烧录指令，基于配置的芯片功能模块，根据烧录数据包将对应的软件烧录至芯片程序存储器中。本申请的方案能够不受特定的标准接口、设备和软件的限制，提高了灵活性。 实质审查
一种显示方法、装置和电子设备及可读存储介质 CN201911283853.X 2021-03-19 本申请提供一种显示方法，包括：获取并解析视频帧图像，得到视频帧图像信息，其中，视频帧图像信息包括视频帧图像的灰阶亮度值的亮度分布信息；根据亮度分布信息确定最高灰阶亮度值；将最高灰阶亮度值与灰阶亮度最大值进行比较，得到比较结果；根据比较结果确定最佳背光值，以便调节背光，且根据比较结果确定最佳最高灰阶亮度值，以便实现像素增强。本申请在动态调节背光值降低能耗的同时，对视频帧图像进行像素增强处理，进行像素补偿，实现了在降低能耗的同时，提高视频帧图像的显示效果，操作简单、高效。本申请同时还提供了显示装置、电子设备和计算机可读存储介质，均具有上述有益效果。   专利权的授权
一种动态比较器及其控制方法 CN201911204654.5 - 本申请公开了一种动态比较器及其控制方法，该动态比较器包括前级差分放大电路、后级输出电路和非交叠信号产生电路；非交叠信号产生电路的第一输出端用于输出第一时钟信号，并与前级差分放大电路中高端驱动管的控制端连接；非交叠信号产生电路的第二输出端用于输出第二时钟信号，并与前级差分放大电路中低端驱动管的控制端连接；第一时钟信号与第二时钟信号上升沿非交叠，以便令高端驱动管与低端驱动管不同时导通。本申请利用两个时钟信号的非交叠特性避免了高端驱动管与低端驱动管间的同时导通，有效避免了漏电流的产生，也同时降低了后级输出电路的反相器中NMOS管和PMOS管同时导通的时间，进一步降低了电路功耗，提高了产品经济效益。 专利申请的驳回
一种电流源电路以及环形压控振荡器 CN201911204712.4 - 本申请公开了一种电流源电路，包括：能够对目标外电路提供能量来源的目标电流进行镜像的电流镜、用于在电流镜所在输出支路的目标节点产生目标电压的电压产生单元、用于对目标电压与输入至目标外电路的目标输入电压的差值进行放大，得到目标放大信号的差值放大单元，并且，差值放大单元能够将目标放大信号反馈至电流镜，并通过目标放大信号将目标电压调整至与目标输入电压相一致。显然，这样就相当于是利用差值放大单元对电流镜所产生的电流进行了实时调整，并使得电流镜的最终输出电压与目标输入电压相一致，由此就避免了电流源电路中各个电子元器件的功能属性对电流源电路输出电流的干扰与影响，并保证了电流源电路能够输出稳定、可靠的电流。 专利申请的驳回
一种固件升级方法、系统及可读存储介质 CN201911204713.9 2023-08-22 本申请公开了一种固件升级方法、系统及可读存储介质。本申请公开的方法包括：上位机获取嵌入式设备中DDR的初始化标志，判断DDR是否已初始化；若DDR未初始化，则嵌入式设备中的辅CPU烧录一级boot至嵌入式设备，并重启嵌入式设备；嵌入式设备中的主CPU利用嵌入式设备中烧录的一级boot初始化DDR，并将DDR的初始化标志调整为已完成；辅CPU获取分区文件，并将分区文件写入初始化后的DDR；控制嵌入式设备中的数据搬运器件将DDR中的分区文件烧录至嵌入式设备中的掉电存储介质。本申请中的主CPU在确定DDR未初始化时，利用一级boot对DDR进行初始化，能够避免DDR配置脚本的编写，减少技术人员的工作量，简化了固件升级流程，提高了固件升级效率。 专利权的授权
一种动态比较器 CN201911204686.5 2024-02-09 本申请公开了一种动态比较器，包括：用于对第一采样信号和第二采样信号进行放大的预放大器；与预放大器相连，用于当clkc为高电平时，进入比较阶段，且当clkc为低电平时，进入复位阶段的第一动态锁存器；与预放大器相连，用于当clkc为高电平时，进入复位阶段，且当clkc为低电平时，进入比较阶段的第二动态锁存器。这样就相当于是在一个时钟周期内，由本申请所提供的动态比较器能够执行两次比较阶段和两次复位阶段，显然，相比于现有技术中的动态比较器只能在一个时钟周期内执行一次比较阶段和一次复位阶段而言，通过本申请所提供的动态比较器，就可以显著提高动态比较器的整体执行效率。 专利权期限的补偿