专利标题 公开号/公告号 公开日期 摘要 专利状态
动态预放大电路和动态比较器 CN201911205070.X 2024-03-26 本申请涉及一种动态预放大电路和动态比较器。动态预放大电路包括第一信号转换模块以及信号放大模块，第一信号转换模块与信号放大模块连接；第一信号转换模块用于接入时钟信号，并将时钟信号进行翻转，得到时钟转换信号并输出至信号放大模块；信号放大模块用于连接动态锁存电路，信号放大模块用于接入第一比较电压以及第二比较电压；信号放大模块根据时钟转换信号对第一比较电压以及第二比较电压进行增益放大并输出至动态锁存电路。上述动态预放大电路，通过信号放大模块能够对大第一比较电压以及第二比较电压进行增益放大，使得第一比较电压以及第二比较电压在进行比较时，两者的电压差值也会相应的被放大，从而提高比较器的比较精度。 专利权的授权
一种锁相环及其锁定检测方法和电路 CN201911204646.0 2024-04-16 本申请公开了一种锁相环及其锁定检测方法、电路，该锁定检测电路包括：相位鉴定单元，用于对REF信号和FBK信号的相位差进行检测，并输出检测结果信号；与相位鉴定单元连接的脉宽转换单元，用于在检测结果信号的作用下输出脉宽与相位差的大小对应的电压脉宽信号；与脉宽转换单元连接的判断输出单元，包括充放电模块和电压指示模块；充放电模块用于根据电压脉宽信号的脉宽切换充放电状态，电压指示模块用于生成与充放电模块的周期充放电平均电压对应的电平指示信号，以利用电平指示信号指示相位差是否小于预设阈值。本申请基于周期充放电平均电压来指示相位差大小，有效避免了瞬间信号干扰造成的锁定状态误判，提高了锁定检测的正确性。 专利权期限的补偿
一种SARADC CN201911204666.8 2024-05-03 本申请公开了一种SAR ADC，包括：第一DAC、第二DAC、与第一DAC和第二DAC相连的比较器；用于将比较器的比较结果分别反馈至第一DAC和第二DAC的第一SAR Logic和第二SAR Logic；用于根据clks触发第二SARLogic对比较结果进行转换输出，以及用于根据clksb触发第一SAR Logic对比较结果进行转换输出的触发模块；其中，clks用于触发第一DAC和第二DAC分别进入采样状态和转换状态，clksb用于触发第一DAC和第二DAC分别进入转换状态和采样状态。显然，通过这样的设置方式，就可以在一个时钟周期内进行两次数据转换，由此显著提高SAR ADC的数据转换效率。 专利权期限的补偿
一种SARADC的数据转换方法、装置、设备及介质 CN201911204702.0 2024-05-07 本申请公开了一种SAR ADC的数据转换方法，包括：利用冗余校正技术对目标DAC进行转换，得到转换DAC，并获取转换DAC在每一个输出位上所对应的冗余范围；判断转换DAC中是否存在冗余范围为零的输出位；若是，则利用低功耗比较器对第一输出位上的数码进行转换，并利用低噪声比较器对第二输出位上的数码进行转换，以得到目标DAC的输出转换结果。显然，相比于现有技术而言，通过本申请所提供的SAR ADC可以在保证SARADC转换精度的同时，又能够相对降低SAR ADC所需要消耗的功耗量。相应的，本申请所提供的一种SAR ADC的数据转换装置、设备及介质，同样具有上述有益效果。 专利权期限的补偿
差分信号转单端信号电路、锁相环和SERDES电路 CN201911116906.9 2023-09-05 本申请涉及一种差分信号转单端信号电路、锁相环和SERDES电路，当第一差分信号的电压大于第二差分信号的电压，且均大于差分信号输入电路的阈值电压，即当差分信号的逻辑为“1”时，第一开关管将会处于截止状态，对应的电流镜电路与第一差分信号输入端同一侧的半边电路将不会有电流流过。在输入电源电压的钳位作用下，电流镜电路中与第二差分信号输入端同一侧的半边电路流经的电流大于差分信号输入电路中第二差分信号输入端对应的电流，最终使得输出到外部电路的电压被拉高。通过上述电路，不仅能够实现差分信号转单端信号功能，还能保证在输入差分信号的稳定逻辑状态下，具有较低的静态功耗。 专利权的授权
一种生成HDR图像的方法及装置 CN201911079737.6 2022-06-03 本申请公开了一种生成HDR图像的方法及装置，获取LDR图像的亮度；根据LDR图像的亮度获取LDR图像的平均亮度和LDR图像的加权滤波亮度；根据LDR图像的平均亮度和LDR图像的加权滤波亮度获取调整参数；根据LDR图像的平均亮度、LDR图像的亮度和调整参数，获取LDR图像的扩展亮度；对LDR图像的扩展亮度进行线性滤波，获取LDR图像的滤波亮度；将LDR图像的滤波亮度与LDR图像的色度进行合并，生成HDR图像。本申请的技术方案能够利用LDR图像的平均亮度、亮度和调整参数对LDR图像亮度等级和动态范围进行扩展，还对扩展后的图像亮度进行了滤波处理，进而增强了图像的细节信息，并且有效地抑制了噪声。 专利权的授权
64进制LDPC的码字校验方法及系统 CN201911046556.3 2023-08-22 本申请公开了一种64进制LDPC的码字校验方法，所述方法包括：分别存储校验矩阵非零元素的位置与值；根据校验矩阵非零元素的位置获取非零元素对应的码字判决值；根据码字判决值与非零元素的值计算得到校验结果；判断校验结果是否均为0；若校验结果均为0，则代表校验成功；若校验结果不均为0，则代表校验失败。本申请提供的64进制LDPC的码字校验方法将64进制校验矩阵的非零元素的位置和值分开独立存储，用非零元素的计算来代表所有元素的计算，且每次校验只针对校验矩阵的一行来进行校验，大大减少了运算量、降低了运算复杂度、耗费了较少逻辑资源，实现了64进制LDPC的码字校验。 专利权的授权
多路排序器的实现方法及系统 CN201911047883.0 2023-10-31 本申请公开了一种多路排序器的实现方法及系统，该方法包括：将待排序数据分别放入不同的寄存器；分别读取寄存器中的数据；求取数据中的最小值，得到最小值数据及最小值数据对应的位置；将最小值数据及最小值数据对应的位置分别存储至移位寄存器；判断循环次数是否小于预设值，其中，循环次数为求取最小值数据的次数；若循环次数小于预设值，则对最小值数据所在寄存器进行排除处理，继续求取数据中的最小值；若循环次数大于或等于预设值，则停止循环，得到排序后的数据。该方法采用获取最小值来代替实际的排序操作，每次获取的最小值由移位寄存器进行“移位寄存”，使得该方法耗费的逻辑资源少，很好的平衡了计算延时和逻辑资源，大大降低了成本。 专利权的授权
模数转换装置、设备以及转换方法 CN201911035962.X - 本申请涉及一种模数转换装置、设备以及转换方法。该装置包括数模转换模块用于当采样时钟为上升沿时，获取采样电压；比较模块用于当采样时钟为下降沿时，输出比较结果至逐次逼近逻辑模块；延时模块用于当比较模块将比较结果输出至逐次逼近逻辑模块时，将脉冲时钟信号进行延时，得到延时信号并输出至逐次逼近逻辑模块；逐次逼近逻辑模块用于生成控制信号，并将控制信号输出至数模转换模块，控制信号用于数模转换模块对模拟电压进行转换。上述装置，通过延时模块对脉冲时钟信号进行转换，生成延时信号，使得模数转换装置在运行的过程中，不需要外部提供高速的输入时钟，也不需要设置内部振荡器来产生高速时钟，有效的降低了模数转换装置的功耗。 实质审查
带隙基准源的启动电路、带隙基准源以及启动方法 CN201911036479.3 2021-07-27 本申请涉及一种带隙基准源的启动电路、带隙基准源以及启动方法，启动电路包括控制开关单元、使能开关单元以及启动下拉开关单元；当控制开关单元导通，且使能开关单元导通时，启动下拉开关单元的控制端电压上升以使得启动下拉开关单元导通；启动下拉开关单元在导通时使得流经反馈输出模块的电流增大，控制开关单元在反馈输出模块的电流增大到预设阈值时关断，控制启动下拉开关单元关断，以使得反馈输出模块的电位进入稳定状态，输出稳定电压。该启动电路在启动过程中避免了反馈输出模块的电流不断增大，进入到大电流的稳定状态的问题，能够更加稳定可靠的启动带隙基准源。 专利权的授权