专利标题 公开号/公告号 公开日期 摘要 专利状态
高维持低阻均匀导通双向可控硅静电防护器件及制作方法 CN202211324316.7 2024-06-04 本发明实施例提供一种高维持低阻均匀导通双向可控硅静电防护器件及制作方法，第一P+注入区、第一N+注入区、第二N+注入区与第三N+注入区通过导线直接相连作为器件的阳极，第二P+注入区、第四N+注入区、第五N+注入区与第六N+注入区通过导线直接相连并作为器件的阴极；第一浮空P+注入区设置于第一P阱内的第三N+注入区右侧，第四浮空P+注入区设置于第二P阱内的第四N+注入区左侧；所述第一P阱和第二P阱之间设有N型阱，N型阱中间位置设有浮空N+注入区，第二浮空P+注入区和第三浮空P+注入区分别设置横跨在第一P阱、N型阱和第二P阱中间位置，第二浮空P+注入区和浮空N+注入区之间设有第一栅极，第三浮空P+注入区和浮空N+注入区之间设有第二栅极。 专利权的授权
带NMOS的栅控二极管单向可控硅静电防护器件及其制作方法 CN202210867324.X - 本发明公开了一种带NMOS的栅控二极管单向可控硅静电防护器件及其制作方法，本发明选用单向可控硅结构，利用了在跨接NW/PW的浮空P+区域的两端嵌入一个正向偏置、一个反向偏置的栅控二极管，两个栅控二极管的栅极通过金属连接线接到跨接的P+区，其中位于NW的反向偏置的栅控二极管D1的N+区域处于浮空状态，位于PW的正向偏置二极管D2的N+区域与P阱中嵌入NMOS管相连，在传统的单向可控硅静电防护器件的基础上多出了一条表面ESD电流泄放路径，可有效地抑制SCR泄放路径的正反馈效应；本发明的可控硅整流器静电释放器件具有高维持电压高失效电流的特点，可在有效避免闩锁效应的同时实现高防护等级。 实质审查
低导通电阻高鲁棒性双向可控硅静电防护器件及制作方法 CN202210873373.4 - 本发明实施例提供一种低导通电阻高鲁棒性双向可控硅静电防护器件及制作方法，包括P型衬底、N型埋层、P型阱、P型浅阱等；第二N+注入区与第三N+注入区通过导线直接相连，且在第二N+注入区与第三N+注入区的正下方设有浓度较高的P型浅阱PB，该设计能够对降低器件的正反向导通电阻以及触发电压起重要作用；第一P+注入区、第一N+注入区连接在一起并作为器件的阳极，第二P+注入区、第四N+注入区连接在一起并作为器件的阴极，如此，该器件能够在明显地降低器件导通电阻的情况下，有效地保护芯片的核心电路，远离闩锁的风险。该器件能够应用于‑5.5～5.5V工作电压的I/O端口的ESD防护。 实质审查
GGNMOS静电防护器件及其制作方法 CN202110774823.X - 本发明实施例提供一种GGNMOS静电防护器件及其制作方法，包括：P型衬底、N型埋层、第一N型深阱、第二N型深阱与第一P型阱；第一N型深阱、第二N型深阱上还设有第一N+注入区、第四N+注入区；第一P型阱上设有P型半导体衬底以及第一NMOS的栅区、源区以及漏区，其中，第一NMOS的漏区被加宽；第一N型深阱、第二N型深阱以及第一N+注入区、第四N+注入区与N型埋层构成N型隔离带；P型半导体衬底与第一NMOS的源区连接在一起并作为器件的阴极，第一NMOS的漏区与第一N型深阱、第二N型深阱上的第一N+注入区、第四N+注入区连接在一起并作为器件的阳极；第一NMOS的栅区位于第二N+与第三N+注入区之间；第一NMOS的栅区接第一PMOS和电容C以及反相器的耦合电路。 实质审查
低压带栅单向可控硅静电防护器件及其制作方法 CN202110775154.8 - 本发明实施例提供一种低压带栅单向可控硅静电防护器件及其制备方法，包括：P型衬底；P型衬底中设有N型埋层、N型深阱区和P型深阱区；N型深阱包括第一N阱，P型深阱包括第二P阱，N型深阱和第一N阱不等宽，P型深阱和第二P阱不等宽；第一N阱上有第一N+注入、第二P+注入、第三N+注入；N型深阱上有第四P+注入；P型深阱上设有第二P阱；第五N+注入的左部在N型深阱上，右部在P型深阱上和第二P阱上；第六N+注入的左部在第二P阱上，右部在P型深阱上；P型深阱上有第七P+注入；多晶硅栅极在第二P阱上；P型深阱的两个电极和第二P阱上的一个栅极电极均连接在一起并作为器件的阴极，第一N阱里的两个电极均连接在一起作为器件的阳极。 实质审查
低触发高维持电压的双向可控硅静电防护器件及制作方法 CN202110774825.9 - 本发明实施例提供一种低触发高维持电压的双向可控硅静电防护器件及制作方法，包括P型衬底、N型埋层、N型阱；N型埋层左侧设有第一P阱，N型埋层右侧设有第二P阱；第一P阱内设有第一P+注入区、第一N+注入区和第一浮空P+注入区，第一P阱和第二P阱之间设有N型阱，N型阱中间位置设有中间N+注入区，同时，第一P型浅阱PB和第二P型浅阱PB分别设置横跨在第一P阱、N型阱和第二P阱中间位置；N型埋层的上方的左侧和右侧分别设有第一高压N阱和第二高压N阱；第一P+注入区、第一N+注入区连接在一起并作为器件的阳极，第二P+注入区、第二N+注入区连接在一起并作为器件的阴极，如此，该器件能够有效地保护芯片的核心电路，远离闩锁的风险。 实质审查
高维持高失效双向可控硅静电防护器件及其制作方法 CN202110774824.4 - 本发明实施例提供一种高维持高失效双向可控硅静电防护器件及其制作方法，P型衬底、N型埋层、第一N型深阱、第二N型深阱和第三N型深阱；第二N型深阱的左侧设有第三P+注入区，右侧设有第四P+注入区；第二N型深阱左侧设有第一P阱，右侧设有第二P阱；第一P阱内设有第一P型漂移区和第二P型漂移区，第二P阱内设有第三P型漂移区和第四P型漂移区；第一P型漂移区内设有第一P+注入区，第二P型漂移区内设有第一N+注入区；第三P型漂移区内设有第二N+注入区，第四P型漂移区内设有第六P+注入区；第一N+注入区、第一P+注入区、第二P+注入区连接在一起作为器件的阳极，第二N+注入区、第五P+注入区、第六P+注入区连接在一起作为器件的阴极。 实质审查
一种高防护等级单向可控硅静电防护器件及其制作方法 CN202010489564.1 - 本发明公开了一种高防护等级单向可控硅静电防护器件，包括P型衬底；衬底中设有第一N型深阱，第二N型深阱；第二N型深阱右侧设有P阱；第一N型深阱内设有第一P+注入区和第一N+注入区；第二N型深阱内设有第二P+注入区和第二N+注入区；第一N型深阱和第二N型深阱中间设有跨接的第四N+注入区；P阱内设有第三P+注入区和第三N+注入区；第一P+注入区、第一N+注入区、第二P+注入区和第二N+注入区连接在一起并作为器件的阳极，第三P+注入区和第三N+注入区连接在一起并作为器件的阴极。 实质审查
一种在隔离层加内嵌N+注入区的单向可控硅静电防护器件 CN202010489155.1 - 本发明公开了一种在隔离层加内嵌N+注入区的单向可控硅静电防护器件，本发明通过在浅N阱中加入与阳极相连的N+注入区，器件反向导通时，与阴极形成寄生二极管，使得反向路径不必经过隔离环，静电倾向于从寄生二极管泄放，从而降低反向导通路径的导通电阻，可有效提高器件的反向失效电流和反向电流泄放能力；本发明的单向可控硅器静电释放器件具有低导通电阻的特点，可在有效提高器件的反向失效电流和反向电流泄放能力的同时实现高防护等级。 实质审查
阻容耦合快速开启的可控硅静电防护器件及其制作方法 CN202010489589.1 2024-10-18 本发明公开了一种阻容耦合快速开启的可控硅静电防护器件，包括P型衬底；P型衬底中设有N型埋层；N型埋层上方为第一N型深阱、第二N型深阱和P型衬底外延层P‑EPI；第二N型深阱上有N阱；P型衬底外延层P‑EPI上有第二P阱；第二P阱内设有第二P+注入区和内嵌N型MOS管，第N阱内设有横跨第二P阱与N阱的第二N+注入区、第三P+注入区与第三N+注入区；第一N型深阱、第二N型深阱、N阱与N型埋层构成N型隔离带；第一P+注入区、第二P+注入区、第四P+注入区和第一N+注入区连接在一起并作为器件的阴极，第三P+注入区与第三N+注入区Ⅱ连接在一起并作为器件的阳极。 授权