专利标题 公开号/公告号 公开日期 摘要 专利状态
一种故障可定位的芯片老化测试装置及测试方法 CN202410597014.X - 本发明公开了一种故障可定位的芯片老化测试装置及测试方法，该装置包括：供电模块，用于提供正常工作所需要的电压；芯片测试座，用于为待测芯片提供稳定的物理和电气接口；存储芯片，用于存放老化程序，及芯片各个外设模块正常工作时的时间信息；所述存储芯片通过芯片启动模式支持的第一通信接口与待测芯片相连；所述存储芯片内划分成2个区，第1区用来存放老化测试程序，第2区用来存放老化过程中芯片各外设模块正常工作时的时间信息；状态指示模块，用于指示待测芯片是否处于正常工作的状态。该测试方法是基于上述装置来进行的。本发明具有结构简单、操作简便、能够更加直观和精确进行测试等优点。 实质审查
一种高集成度、高电源抑制比的压控振荡器的电路 CN202410522387.0 - 本发明公开了一种高集成度、高电源抑制比的压控振荡器的电路，其包括偏置电路单元、环形振荡电路单元和整形电路单元，所述偏置电路单元用来根据输入的控制电压Vctrl为环形振荡电路单元产生偏置电压Vctrl_out和足够的带载能力；所述环形振荡电路单元用来在偏置电压Vctrl_out控制下产生相应频率的振荡波形；所述整形电路单元用来将所述振荡波形转化为方波输出。本发明具有结构更加简单、集成度更高、性能更好等优点。 实质审查
超长指令字处理器的指令发射方法及发射装置 CN202410449851.8 - 本发明公开了一种超长指令字处理器的指令发射方法及发射装置，该方法包括：步骤S1：根据缓冲区空满判断是否接收取指部件送入的取指包，将输入的取指包分解成整字指令位宽和指令的并行信息位；步骤S2：生成指令发射控制信息，每两位控制信息对应指令缓冲区中的一个指令缓冲单元；步骤S3：对指令进行激活；对步骤S2生成的每两位发射控制信息位为1，则每个缓冲单元中固定上下半行位置操作码被激活；步骤S4：对步骤S3每条激活处理的指令进行运算单元选择，将指令输出至对应的运算部件。该装置用来实施上述方法。本发明具有硬件结构简单、面积小、通用性强、适用范围广等优点。 专利的公布
一种报文传输缓冲区的快速发送装置及方法 CN202410423381.8 - 本发明公开了一种报文传输缓冲区的快速发送装置及方法，该装置包括报文缓冲区，包括用若干个寄存器组构成的、与寄存器组数量一致的缓冲单元，用来按照编号存储报文信息；缓冲单元有效产生模块，用来计算出每个缓冲单元对应的发送有效信号和缓冲单元优先级信号的组合，并作为编号选择模块的输入；编号选择模块，用来计算出优先发送的缓冲单元编号，根据缓冲单元编号从对应的报文缓冲区的缓冲单元中获取报文信息，并送入报文发送模块；报文发送模块，用来完成报文的发送。该方法基于上述装置来实施。本发明具有结构简单、实现简便、可靠性好等优点。 实质审查
模数转换器和CDAC分辨率模式切换方法 CN202410402267.7 - 本申请涉及一种模数转换器和CDAC分辨率模式切换方法，通过对同一电容阵列进行电容的组合变换，根据不同分辨率的需求，修改电容组合方式，实现CDAC不同分辨率切换，使得SAR ADC具有不同分辨率模式，并且通过SAR逻辑控制电路控制CDAC电容阵列的电容组合方式，实现CDAC分辨率模式的切换，使得SAR ADC能够根据应用需求在不同的分辨率模式下工作，大大提高了灵活性和可调性，从而SAR ADC能够适应不同场景下的性能和功耗要求。 实质审查
基于复位控制的FFT计算补零控制装置、设备及方法 CN202311118575.9 - 本发明公开一种基于复位控制的FFT计算补零控制装置、设备及方法，该装置包括复位置零模块、数据导通控制模块以及输出控制模块，当为复位状态时，数据导通控制模块控制接通复位置零模块与数据存储空间之间的连接，以由复位置零模块控制将数据存储空间内全空间复位置零，当为正常导通状态时，数据导通控制模块控制接通数据存储空间与实时采集数据模块之间的连接，以控制将实时采集数据模块实时采集到的M个FFT计算所需数据写入数据存储空间，输出控制模块用于控制数据存储空间每次输出Nx个数据以进行FFT计算。本发明具有实现方法简单、复杂程度低、执行效率高、实时性与鲁棒性强等优点。 实质审查
基于数据存储指示控制的FFT计算补零控制装置及方法 CN202311119547.9 - 本发明公开一种基于数据存储指示控制的FFT计算补零控制装置及方法，该装置包括：实时采集数据模块，用于实时采集FFT计算所需数据写入指定的存储空间中，并将写入数据在存储空间的存储状态以及存储地址发送给指示寄存器模块；指示寄存器模块，用于根据数据存储状态、存储地址配置指示寄存器中的各数据位，其中将存储有数据所对应的各数据位配置为第一标志，其余数据位配置为第二标志；数据输出控制模块，用于当接收到数据读取请求时，根据指示寄存器中各数据位控制输出数据给FFT处理器中数据读取模块。本发明具有实现方法简单、复杂程度低、硬件资源消耗少且实时性以及鲁棒性强等优点。 实质审查
基于数据读取指示控制的FFT计算补零控制装置及方法 CN202311119493.6 - 本发明公开一种基于数据读取指示控制的FFT计算补零控制装置及方法，该装置包括存储空间，用于接收实时采集数据模块实时采集FFT计算所需的M个数据进行存储，还包括：数据读取模块，用于根据FFT处理器能够支持的计算点数Nx生成对应的Nx个原始访问地址流，映射为实际存储空间的Nx个实际访问地址，并根据原始访问地址流和实时采集数据模块的采集点数M同步生成与各访问地址对应的补零判断信号；数据读取控制模块，用于当接收到数据读取请求时，根据数据读取模块输出的Nx个实际访问地址以及对应的补零判断信号，控制从存储空间输出Nx个数据。本发明具有实现方法简单、复杂程度以及成本低且执行效率与准确性高等优点。 实质审查
ADC芯片接触电阻测试方法、增益误差校准方法及校准电路 CN202311118547.7 2024-11-15 本发明公开了一种ADC芯片接触电阻测试方法、增益误差校准方法及校准电路，该接触电阻测试方法包括：给ADC芯片输入一个模拟电压Vin，按照正常的测试流程得到ADC芯片的输出第一转换结果Dout1；新增一路电流Ib从节点Vx流出，重新启动ADC转换，并读取ADC芯片输出第二转换结果Dout2；通过ADC芯片输出的第二转换结果Dout2、第一转换结果Dout1来判断测试座弹簧针与芯片管脚的接触电阻大小。该增益误差校准方法基于上述接触电阻测试方法来实施。该电路用来实施上述方法。本发明具有原理简单、实用方便、能够大幅提高检测精确度等优点。 授权
迟滞比较电路及电子设备 CN202310504772.8 2024-01-26 本申请涉及一种迟滞比较电路及电子设备，通过由偏置电源产生模块生成变化量等比例的第一电流以及第二电流，并分别将这两个电流作为尾电流输出至轨到轨输入模块和迟滞窗口产生模块的差分对电路中，使得迟滞窗口电压不随输入共模、电源电压、温度的变化而发生变化，而采用迟滞窗口控制模块控制调节迟滞窗口产生模块输出的迟滞电流大小以达到调节迟滞窗口电压大小的目的，另外，在轨到轨输入模块中还通过加入NMOS源极跟随电路使得该迟滞比较电路可在从电源电压到地的输入电压范围内工作。本申请中的迟滞比较电路精度高、迟滞窗口电压对输入共模、电源电压和温度不敏感且工作速度快。 专利权的授权