专利标题 公开号/公告号 公开日期 摘要 专利状态
分段CDAC桥接电容整数化设计方法及模数转换器 CN202210880356.3 2022-11-22 本申请涉及分段CDAC桥接电容整数化设计方法及模数转换器，该方法包括：根据所需设计的目标SARADC的位数需求，设计确定所需要的分段DAC电容阵列；保持DAC电容阵列中各段电容阵列的容值不变，将各段电容阵列的参考电压端分别一一对应连接至各段的段参考电压；根据各段电容阵列下极板电压变化时电容阵列存储电荷守恒分别计算桥接电容整数化前后的DAC输出变化量并据此计算得到各段参考电压；确定DAC电容阵列的目标参考电压，根据目标参考电压通过电阻分压产生其余段的段参考电压，完成分段CDAC桥接电容整数化设计；目标参考电压为所有的段参考电压中的一个。电容阵列面积有效减小且避免产生CDAC增益误差。 专利权的授权
一种信号倾斜补偿装置及方法 CN202210859638.5 2023-05-12 本发明公开一种信号倾斜补偿装置及方法，该信号倾斜补偿装置包括：时钟检测模块，用于检测输入时钟信号的频率输出；DELAY模块，用于接入数据信号并进行延时，其中根据时钟检测模块检测到的频率以及数据解析控制模块输出的DELAY值控制延时量，输出延时后数据；数据解析控制模块，用于接收延时后数据并解析其中的PING报文，根据解析结果调整输出的DELAY值。本发明具有实现简单、成本低、信号倾斜补偿量动态可调，灵活性强且实时性与效率高等优点。 专利权的授权
串行数据传输电路及数据传输方法 CN202210665744.X 2022-09-23 本申请涉及串行数据传输电路及数据传输方法，该电路包括发送端电路和接收端电路。发送端电路的发送缓冲寄存器用于存储待发送的数据字，发送移位寄存器用于保存当前正在发送的数据，发送控制电路用于将发送移位寄存器中的数据按位移至数据输出信号，发送中断单元用于指示CPU向发送缓冲寄存器写入新的数据。接收端电路的接收移位寄存器用于保存当前正在接收的数据，接收控制电路用于将数据输入信号的数据按位移至接收移位寄存器，接收备份寄存器用于备份接收移位寄存器中的数据，接收缓冲寄存器用于存储待读取的数据字，接收中断单元用于指示CPU从接收缓冲寄存器读取新的数据。有效兼顾了数据传输速率与灵活性。 专利权的授权
高精度PWM死区控制电路与PWM控制系统 CN202210662008.9 2023-04-07 本申请涉及高精度PWM死区控制电路与PWM控制系统，该电路包括：前置选择电路用于电连接PWM信号源，选择输出第一延时输入信号和第二延时输入信号；粗粒度延时电路电连接前置选择电路，用于对第一延时输入信号的上升沿进行粗粒度延时后输出上升延时信号，以及对第二延时输入信号的下降沿进行粗粒度延时后输出下降延时信号；后置选择电路电连接粗粒度延时电路，用于选择输出第三延时输入信号和第四延时输入信号；高精度延时电路电连接后置选择电路，用于对第三延时输入信号的上升沿进行高精度延时后输出高精度上升延时信号，以及对第四延时输入信号的下降沿进行高精度延时后输出高精度下降延时信号。PWM的死区控制精度较高。 专利权的授权
一种用于智能计算加速的可配置移位加法融合单元 CN202210629916.8 2023-03-07 本发明提供了一种用于智能计算加速的可配置移位加法融合单元，包括：业务应用场景及操作数获取模块，用于获取当前业务应用场景和需要运算的操作数A和操作数B；配置选择模块，用于根据当前业务应用场景和操作数A和操作数B选取对应的配置向量；部件选择模块，用于根据配置向量选取对应运算模块部件；运算模块，用于根据对应的配置向量和操作数完成移位加法运算，本发明主要应用于人工智能等智能计算芯片中的运算部件，用于对复杂的数学运算进行加速，优势是通过融合可配置的移位和加法运算操作，不仅可以对数学运算进行加速，还可以在多重操作间共享运算部件、节省面积开销的目的。 专利权的授权
一种数字脉冲测量和转换电路与方法 CN202210609021.8 2024-02-27 本申请涉及一种数字脉冲测量和转换电路与方法。所述电路设置了边沿捕捉模块、区间计数模块、缩放模块、事件滤波模块、延时模块以及脉宽扩展模块，一方面进行边沿捕捉生成开始脉冲信号或停止脉冲信号，以对区间计数模块的工作状态进行控制，从而通过区间计数模块的计数结果进行数字脉冲测量，另外一方面，对外部触发事件以及边沿捕捉模块产生的事件进行计数，产生事件信号，并且在时延模块中通过缩放值进行延时，从而使得转换的信号可以引入变化信息。 专利权的授权
一种高精度脉冲宽度测量电路及测量方法 CN202210191682.3 2023-05-09 本发明公开了一种高精度脉冲宽度测量电路及测量方法，该电路包括：采样时钟和校准时钟电路，包括一组延时单元和时钟分频器；延时单元用来输出一个周期性的采样时钟信号HRCLK，时钟分频器用来根据采样时钟信号HRCLK生成低频时钟信号CALCLK用于采样精度校准；采样电路，只工作在HRCLK时钟域下，包括计数器HRCNT、四个捕捉寄存器HRCAP1～HRCAP4、边沿检测和中断控制电路；校准电路，包括计数器CALCNT、SYSCNT，位捕捉寄存器CALCAP、SYSCAP，位寄存器CALPRD及比较器。该方法是基于上述电路来实施。本发明具有原理简单、操作简便、软硬件开销小、测量精度高等优点。 专利权的授权
一种可配置CRC码计算方法 CN202111587754.8 2022-11-22 本发明公开了一种可配置CRC码计算方法，其步骤包括：步骤S1：CRC参数配置；根据所需CRC参数模型，配置CRC配置变量，清空CRC结果变量；步骤S2：参数预处理；对CRC模型的多项式GPOLY以及初始值INIT进行预处理，将参数的最高有效位，即第GW位，对齐到参数变量的最高R位或数据的最高有效位第DW位；步骤S3：数据预处理；步骤S4：计算CRC校验码；将移位后的初始值INIT_PRE与移位后的输入数据DATA_PRE进行按位异或操作，得到INIT_OR_DATA；根据FlipOUT的设置，对CRC计算结果CRCOUT执行翻转操作，得到CRCOUT_Flip。本发明具有原理简单、操作简便、灵活性好等优点。 专利权的授权
一种可配置CRC码的计算系统 CN202111588031.X 2023-02-10 本发明公开了一种可配置CRC码计算系统，其包括：可配置CRC计算部件，用于提供可配置的CRC参数模型及其配置接口，完成输入数据在既定模型下的CRC计算，提供CRC计算结果的访问接口；数据存储体，用于存储需要完成CRC校验码计算的数据，数据来通过外部数据访问接口从其他主体搬移进来；主机，用于负责对整体流程进行控制，对可配置CRC计算部件的CRC参数模型执行配置和读取CRC计算结果。本发明具有原理简单、操作简便、灵活性好等优点。 专利权的授权
一种用于计算反正切函数的实现方法及装置 CN202011264893.2 - 本发明公开了一种用于计算反正切函数的实现方法及装置，该方法包括：步骤S1：前处理；根据输入的二维坐标值，获得象限基准角和对应的坐标比值；步骤S2：单调性控制与查表；通过控制锚点值的密度和选择第一阈值和第二阈值以控制输出结果的严格单调性，并通过查表获得系数，通过加法运算获得多项式运算的变量；步骤S3：多项式运算；根据获得的系数及多项式运算的变量进行多项式运算；步骤S4：后处理；将反正切运算得到的结果与象限基准角相加，进行规格化及舍入处理，获得输入的二维坐标值对应的反正切结果。该装置用来实施上述方法。本发明具有原理简单、硬件开销小、精度高的等优点。   实质审查