专利标题 公开号/公告号 公开日期 摘要 专利状态
一种基于机器视觉技术的智能选矿设备及方法 CN201610366841.3 - 本发明公开了一种基于机器视觉技术的智能选矿设备，该设备包括工业摄像机、工业照相机、工业机器视觉光源、皮带轮、网络交换机和PC工控机或者嵌入式控制器。本发明还公开了一种基于机器视觉技术的智能选矿方法，基于机器视觉技术，融合软、硬件方法对矿石进行智能分选。本发明用于工业生产中的矿石分选，具有速度快、信息量大、功能多、效率高的特点，有效避免了人工检测的主观性和个体差异性，可更好的替代人来工作或者完成人类不能完成的工作，减少劳动强度，提高产品生产质量和劳动生产效率。 专利申请的驳回
一种改进的基于分水岭变换的泡沫图像分割方法 CN201510290834.5 2018-03-13 本发明涉及一种改进的基于分水岭变换的泡沫图像分割方法，其步骤如下：步骤1：针对泡沫图像增强；步骤2：进行H‑极小区域变换；步骤3：集水盆标记检验；步骤4：集水盆标记形态学整形；步骤5：泡沫图像重构；步骤6：泡沫边缘分割。本发明提出的改进的基于分水岭变换的泡沫图像分割方法，在使用梯度变换、高低帽变换、标记整形等技术的基础上，利用高阈值确定大泡沫集水盆标记、低阈值确定小泡沫集水盆标记，提高了集水盆标记的准确度。实验结果表明，本发明方法具有更高的分割精度和良好的鲁棒性。 专利（申请）权的转移
一种基于FPGA的无人车实时周视全景自主识别系统 CN202211362560.2 2023-03-24 本发明公开了一种基于FPGA的无人车实时周视全景自主识别系统，属于无人车技术领域，包括识别区模块、识别模块和服务器；所述识别区模块用于智能划定对应的识别区域，获取无人车的导航路线，基于获得的导航路线获取对应的交通地图，提取交通地图中的道路特征，根据提取的道路特征结合交通地图建立特征信息图；实时获取无人车的位置和速度，将获得的位置信息速度信息实时在特征信息图中进行更新，对当前的特征信息图进行分析，获得对应的识别区域；所述识别模块用于对识别区域内的环境进行识别，获取对应的识别区域，获取识别区域内的采集数据，建立对应的数据识别库，根据数据识别库对获得的采集数据进行实时识别，获得对应的识别信息。 专利权的授权
一种视频信息隐藏方法及系统 CN202111156556.6 2022-10-21 本发明涉及一种视频信息隐藏方法及系统，在对视频的每一I帧进行编码的过程中，先以编码树单元为基础，按照四叉树和多类型树的结构进行编码块的划分，然后基于预设的编码参数和隐藏信息的映射规则，根据当前待隐藏秘密信息的值确定最佳编码参数，最后在对预定大小的编码块首次编码时，利用最佳编码参数将当前待隐藏秘密信息嵌入预定大小的编码块，进而并非直接修改要传输的量化变换系数实现信息隐藏，而是通过对编码过程中的最佳编码参数的选择来把秘密信息隐藏到编码块内，该编码块的编码过程就是采用已经调制过的信息进行编码，不会出现最终的系数和原始的系数不一致的情况，因此不会对相邻区域造成影响，能够保证视频质量。 专利权的授权
远程驾驶低延时图像传输方法、装置、计算机设备及介质 CN202111059704.2 2023-09-19 远程驾驶低延时图像传输方法、装置、计算机设备及介质，首先采集的光信号经模数转换成电信号，获得原始图像；提取原始图像进行压缩、编码，得到图像编码数据，并将图像编码数据存储到指定的内存地址，其中每编码完一定帧数的原始图像后产生一个中断信号通知底层驱动；底层驱动接收到中断后，在对应的内存地址中提取图像编码数据进行RTP分包且每一包加上RTP数据头，然后直接经网络驱动程序转发至发射缓冲区；在Linux驱动控制下对发送缓冲区的图像编码数据逐一发送。本发明底层驱动直接承担RTP封包以及数据发送工作，从而无需在内核和用户空间之间进行内存拷贝，降低软件路径上产生的数据传输延时。 专利权的授权
基于FPGA的低延时图像去雾系统 CN202110972033.2 - 本申请涉及一种基于FPGA的低延时图像去雾系统，该系统包括：缓存模块、大气光计算模块、导向滤波模块、去雾运算模块以及数据处理模块。本系统中通过在缓存模块中采用滤波滑动窗口将待去雾图像分为多组图像数据，使得后续处理模块可如流水线般不断对图像数据进行处理，实现低延时和降低资源占用量的能力。 实质审查
一种低功耗低延时SOC芯片 CN201911283044.9 - 本发明公开一种低功耗低延时SOC芯片，包括：输入输出接口模块，用于输入待处理的视频数据或输出处理好的视频数据；低延时编码器，用于将待处理的视频数据中每帧图像数据分割为多个切割帧，对每个切割帧缓存并编码形成压缩图像切割帧；还用于将处理好的视频数据中的压缩图像数据进行解码；处理器模块，用于将处理好的视频数据中的音频数据进行编码，将处理好的视频数据中的压缩音频数据进行解码；对其它模块管理并对RTSP和/或RTMP协议进行解析和封装；硬件加速模块，由RTSP和/或RTMP协议栈封装而成；上述模块均通过片内互联模块连接。解决现有技术中延时长、功耗高等问题，降低延时和功耗。 专利申请的驳回
一种视频流发送、接收方法 CN201911282015.0 - 本发明公开一种视频流发送、接收方法，发送方法包括：通过输入输出接口模块或IO接口获取发送的视频数据；编码器将待处理的视频数据中每帧图像数据分割为多个切割帧，对每个切割帧缓存并编码形成压缩图像切割帧；处理器模块将处理好的视频数据中的音频数据进行编码形成音频编码数据；将所述音频编码数据和压缩图像切割帧封装获得编码流数据；硬件加速模块将所述编码流数据封装为RTSP和/或RTMP视频流并在传输过程中进行硬件加速输出至网络信道。解决现有技术中延时长、功耗高等问题，降低延时和功耗。 专利申请的驳回
一种存储控制系统 CN201911251922.9 2024-10-22 本发明公开一种存储控制系统，包括用于数据采集、指令解析、数据存储的FPGA模组，用于对NAND Flash数据进行文件管理、收集坏块信息以及指令解析、存储管理操作和数据管理的ARM模组，用于高速数据存储和数据写入、读出、删除操作的文件系统信息数据缓存的DDR模组以及作为数据存储载体的NAND Flash模组。本发明通过集成FPGA模组、ARM模组、DDR模组以及NAND Flash模组实现多种数据在线实时高速传输、处理、存储以及数据管理；增加ARM模组设计，强化了对数据的实时性、文件管理的性能，形成集数据记录、存储、导出、存储空间管理、文件管理、状态查询和UART串口配置于一体的大容量、多样化、高速率的存储控制系统。 授权
基于FPGA的H.264视频编码端、解码端、传输装置及传输方法 CN201911133769.X - 本发明提供了一种基于FPGA的H.264视频编码端、解码端、传输装置及传输方法。H.264视频编码端视频数据，H.264视频编码器接收视频数据并开始编码，每产生128字节编码数据即实时发出至AXI‑MM转AXI‑S模块，通过AXI‑MM转AXI‑S模块对编码数据进行处理后发送给UDP以太网发送模块，UDP以太网发送模块每128字节数据启动一次发送；H.264视频解码端的UDP以太网接收模块接收到压缩码流数据包后传输到AXI‑S转AXI‑MM模块中的RAM中缓存，AXI‑S转AXI‑MM模块检测到数据帧头后延迟3ms发出解码开始中断给解码端主控模块，解码端主控模块控制H.264视频解码器开始解码，H.264视频解码器从AXI‑S转AXI‑MM模块中的RAM中读取数据并解码输出视频。本发明显著降低编解码系统整体延迟，非常适合无线图传等较低带宽传输方式。 实质审查