专利标题 公开号/公告号 公开日期 摘要 专利状态
一种SOC芯片及SOC芯片CPU指令集的配置方法 CN201810019761.X - 本申请提供了一种SOC芯片及SOC芯片CPU指令集的配置方法，SOC芯片包括嵌入式CPU和FLASH控制器。其中，FLASH控制器与嵌入式CPU之间设置有配置数据通路，FLASH控制器用于根据来自嵌入式CPU的配置请求信号，获取FPGA核配置数据，将FPGA核配置数据经配置数据通路发送至嵌入式CPU；嵌入式CPU包括FPGA核单元，嵌入式CPU用于发送配置请求信号到FLASH控制器，接收FLASH控制器发送的FPGA核配置数据；FPGA核单元用于根据FPGA核配置数据配置译码电路，配置完成后再开始按正常流程执行指令。本申请提供的SOC芯片及SOC芯片CPU指令集的配置方法，使SOC芯片能够根据FPGA核配置数据配置译码电路，从而根据FPGA核配置数据的更新，升级CPU支持的指令集。 专利申请的驳回
一种SSD写性能的提高方法及装置 CN201810011293.1 - 本申请公开了一种SSD写性能的提高方法及装置，涉及电子技术领域，为解决SSD写性能的持久度低的问题而发明。该方法主要包括：如果接收到写IO指令，则判断SLC Cache是否存在空闲物理空间，所述空闲物理空间是指所述SLC Cache的剩余空闲空间大于或等于写入数据的所需的存储空间；如果不存在所述空闲物理空间，则获取SSD的闪存的Block地址；更改所述Block地址的闪存模式为单层式存储SLC模式，所述Block地址为借用SLC Cache；根据所述SLC模式，在所述Block地址内所述执行所述写IO指令。本申请主要应用于SSD写指令的执行过程中。 专利申请的撤回
一种固态硬盘数据销毁方法、装置及系统 CN201810002632.X - 本发明提供一种固态硬盘数据销毁方法、装置及系统。在需要销毁SSD数据时，将销毁装置电连接至SSD。在对SSD数据进行销毁时，通过在位信号和使能信号判断SSD数据是否需要销毁数据。若需要销毁SSD数据，则销毁装置才会对SSD中的数据进行销毁操作。由于销毁装置存在是否销毁判断的动作以及外置于SSD的设置，因而能够减少SSD数据销毁的误触发。另外，由于销毁装置外置于SSD，因而不占用SSD主板资源与布局面积，进而不会影响SSD的运行以及节省主板面积，有效降低成本。 专利申请的驳回
一种双CPU构架的BMC芯片及其自主安全提高方法 CN201810002547.3 2021-11-12 本申请提供了一种双CPU构架的BMC芯片及其自主安全提高方法，所述芯片包括安全控制CPU和ROM，所述ROM通过安全控制线连接所述安全控制CPU；所述安全控制CPU通过安全控制线分别连接EFUSE模块、加解密引擎、FLASH控制器、和ETH控制器。在现有BMC芯片结构上增加安全控制CPU、ROM以及安全控制线，ROM专用于启动安全控制CPU，安全控制CPU通过安全控制线控制连接EFUSE模块、加解密引擎、FLASH控制器、和ETH控制器，通过安全控制CPU实现用户远程链接访问的配置监控，提高操作的安全性。本申请提供的双CPU构架的BMC芯片及其自主安全提高方法，增加安全CPU以及安全控制线来提高BMC芯片的自主安全性，确保安全客户端通过Ethernet的安全连接。 专利权的授权
一种具有防呆调试接口的PCB板 CN201711460795.4 - 本申请实施例公开了一种具有防呆调试接口的PCB板，PCB板体与JTAG串口板通信连接，其中：JTAG串口板设置有JTAG调试接口，PCB板体上设置有一防呆电路，防呆电路包括P‑MOS管，P‑MOS管的栅极与JTAG调试接口中的防呆管脚相连接，防呆管脚设置为低电平；P‑MOS管的源极与电源管脚电连接，P‑MOS管的漏极与JTAG调试接口电连接。由于防呆管脚开始是设置为低电平，进行调试时，当JTAG调试器与调试排针插入正确时，栅极接地，P‑MOS管导通，电源管脚为JTAG调试接口上电。如果排针插入错误，P‑MOS管不导通，从而防止了芯片电源对地短路、信号管脚对地短路并引起芯片损坏。 专利申请的驳回
一种提高SSD可靠性的方法 CN201711465833.5 - 本申请涉及SSD固态硬盘应用技术领域，具体涉及一种提高SSD可靠性的方法。系统数据或表项数据丢失就可能导致SSD盘运行异常，更严重会造成SSD不能使用，数据完全丢失。本申请提供一种提高SSD可靠性的方法，所述方法包括以下步骤：对各个存储池的块进行等级分类，按照品质高低从1到N进行排列；选取新的块时按照优先级从低开始；同时在使用过程中记录块的状态，根据块的状态调整块的优先级。本申请通过对NAND Flash Block进行筛选分划分等级的方式，优先选择高优先级品质好的块，保证所有区域在各自的存储池选择最优的块进行写入，提高数据可靠性，从而增加整个盘的寿命及可靠性。 专利申请的驳回
一种可扩展的多相位时钟产生系统及方法 CN201711463570.4 - 本申请公开了一种可扩展的多相位时钟产生系统及方法，该系统包括时钟源、时钟单元以及与时钟源的输出端一一对应连接的相位时钟单元，其中，时钟单元的时钟输入端与相位时钟单元的时钟输入端均与时钟源的输出端连接，时钟单元的输出端与相位时钟单元的输入D端连接。本申请提供的可扩展的多相位时钟产生系统通过时钟单元与相位时钟单元将时钟源输出的时钟进行相位扩展，可扩展性强，可以扩展到支持16相位、32相位，甚至于更多的时钟相位等；而且该系统结构简单，简化了多相位时钟设计复杂度，在很大程度上降低了时钟源设计的规格需求，减少了设计成本。 专利申请的驳回
一种LDPC仿真验证平台、验证方法 CN201711465799.1 - 本申请涉及编码解码验证技术领域，具体涉及一种LDPC仿真验证平台、验证方法。所述验证平台，包括序列，输入单元，来向被测设备，输出单元，参考模型，记分板。该LDPC仿真验证平台，是基于UVM验证方法学开发，方便移植和再开发；通过基于MATLAB开发的校验矩阵优化程序，能够针对不同NAND Flash颗粒特性生成最优校验矩阵；通过基于C++开发的LDPC编/解码器参考模型，能够精确输出每个码字运算周期中各个计算节点的期望数据，通过与电阻晶体管逻辑代码产生计算结果进行比对，快速锁定问题位置；通过集成编程语言接口组件，实现C++参考模型和电阻晶体管逻辑代码结果的实时比对和错误上报，提高验证效率。 专利申请的驳回
一种SLC Block到XLC Block数据迁移方法 CN201711465556.8 2021-01-01 本申请涉及数据迁移技术领域，尤其涉及一种SLC Block到XLC Block数据迁移方法。本发明通过将LUN划分为两个BANK，将一个BANK作为数据源，另一个BANK做为数据目的地，使得一个BANK只做SLC page读，而另外一个BANK只做XLC写，进而确保1次XLC写的N个page数据传输不能被其他操作打断的需求；读路径的数据都会经过LDPC进行纠错处理，SLC Page数据中的误码不会叠加到XLC中；经过本方案完成数据迁移后，BANK0和BANK1的数据发生了位置交换，这种差异在系统中通过简单偏移映射即可处理掉。 专利权的授权
一种提升SSD工作温度范围的方法及系统 CN201711463622.8 2021-09-17 本申请公开了一种提升SSD工作温度范围的方法及系统，首先获取待写入的数据和SSD的工作环境温度，然后将SSD的工作环境温度与预设温度范围比较，根据比较结果，将待写入的数据写入SSD的NAND FLASH中，读取NAND FLASH中的存储的数据，最后对数据进行数据纠错操作，并且选择合适的数据复读策略对纠错未成功的数据进行数据复读操作，减少数据纠错的次数。本申请实施例中的方法及系统，可以较精确预估温度对NAND FLASH存储单元的阈值电压的影响，从而选择最合适的数据复读操作纠错方案，快速完成数据纠错，减少用户对性能感知的影响，使NAND FLASH可以工作在更大范围的工作温度，从而提升SSD的整体工作温度。 专利权的授权