专利标题 公开号/公告号 公开日期 摘要 专利状态
一种NANDFlash控制方法、装置及SSD CN201711465819.5 2021-11-12 本申请实施例公开了一种NAND Flash控制方法、装置及SSD，包括：确定NAND Flash读写指令的初始命令模板表，所述命令模板表中的不同模板对应不同命令类型、初始地址和颗粒信息；根据获取到的指令信息中的初始地址参数调用所述命令模板表中对应的命令模板；将所述指令信息的关键信息配置到所述命令模板中，完成指令操作。命令模板表中配置了对应不同读写指令信息的命令模板，当获取到读或写的指令需要执行时，根据不同指令的初始地址参数匹配命令模板表中的对应命令模板，避免了执行不同的指令需要反复配置初始参数的问题，降低了CPU的占用率，提高了NAND Flash读写操作的效率。 专利权的授权
一种SSD关键日志继承的方法 CN201711463615.8 2021-11-12 本申请涉及SSD固态硬盘应用技术领域，具体涉及一种SSD关键日志继承的方法。现有的日志存放方式会导致日志丢失，很多关键的过程信息丢失，导致有的问题分析很困难。本申请提供一种SSD关键日志继承的方法，所述方法包括：将目标日志定义为关键日志，在下刷日志块中标记为关键日志块，所有等级日志块中标记为正常日志块，进行下刷；对关键日志块和正常日志块进行分级，关键日志为高优先级，正常日志为所有优先级；当日志块记录满时，优先回收存放时间最早的所有优先级日志。日志读取会将所有等级日志与关键日志分别读上来，解析时先解析所有等级日志，然后解析关键日志，关键日志按照时间戳位置填补所有等级日志丢失的条目。 专利权的授权
一种SSD控制器混合流数据的传输方法和系统 CN201711460782.7 2022-01-11 本发明实施例中提供了一种SSD控制器混合流数据传输方法和系统，系统中的SSD控制器包括主控制器，缓存中转通路和流传输通路。本申请在缓存中转通路的基础上，另外设置了流传输通路，流传输通路相对于缓存中转通路的优势在于，不需要占用缓存中转待传输的数据，而是直接通过触发控制器对Flash DMA控制器和Host DMA控制器进行数据传输的联动控制，从而将IO数据直接从源地址写入目的地址，能够有效节约SSD的缓存资源，打破了SSD控制器的缓存容量与SSD性能之间的必然联系。本方案能够使用较小的内部缓存空间，满足SSD控制器对数据的读写和中转要求。 专利权的授权
一种可控数据加解密系统及方法 CN201711465809.1 2022-01-11 本申请公开了一种可控数据加解密系统及方法，该系统包括：主机，用于发起数据读写的IO命令请求；主机接口，与主机的输出端连接，用于为IO命令请求分配唯一的命令标签；存储装置，与主机接口的输出端连接，用于根据IO命令请求与命令标签选择对应的读写通路存储或读取数据。本申请提供的可控数据加解密系统及方法将加解密的控制权上移，由主机应用程序决定IO数据是加密存储、直接存储、读取解密数据还是直接读取数据，允许不同IO数据在不同时刻能够独立改变IO数据对加解密的要求，解决了数据只能使用同样的方式进行存储和访问的问题，达到了对数据以IO为单位进行加解密行为的精确控制和随意控制的目的。 专利权的授权
一种二次补偿低温漂的基准电流源 CN201711440084.0 - 本发明实公开了一种二次补偿低温漂的基准电流源，具体的，包括第一补偿电路和第二补偿电路，在第一补偿电路中利用第一PTAT电流产生电路和第一CTAT电流产生电路进行一次补偿后，得到基准电流的温度特性曲线为下凹的抛物线；同时，在第二补偿电路中利用第二PTAT电流产生电路和第二CTAT电流产生电路进行一次补偿后，得到基准电流的温度特性曲线为上凸的抛物线。然后，将上述第一补偿电路和第二补偿电路所产生的两种相反变化趋势的基准电流相加，进行二次曲率补偿，使该基准电流源的输出的基准电流的温度特性曲线具有两个极值，进而获得低温漂系数的基准电流源。 专利申请的驳回
一种硬盘分区隐藏方法、装置及硬盘 CN201711439927.5 2021-05-14 本发明实公开了一种硬盘分区隐藏方法、装置及硬盘，该方法通过为硬盘中各分区分别创建第一分区表和第二分区表，然后根据硬盘中各分区的上电后的显示隐藏状态，分别配置各分区对应的第一分区表，并且将第一分区表设置为硬盘上电后系统自动读取的分区表。另外，如果硬盘在上电过程中存在需要改变其显示隐藏状态的分区时，则配置所述分区对应的第二分区表，以及在对所述第二分区表完成配置后，控制所述系统读取所述第二分区表，这样就可以支持用户切换分区的隐藏显示状态。通过为各分区创建分区表，可以有选择的支持多个分区的隐藏显示，并且第一分区表在硬盘中上电后供系统自动读取，因此可以保证硬盘重新上电后依然可以保持原隐藏或显示状态。 专利权的授权
固态硬盘错误数据处理方法及装置 CN201711408251.3 2021-01-01 本申请提供一种固态硬盘错误数据处理方法及装置，所述方法在获取到数据读取命令后，从固态硬盘的闪存中提取待读取数据，并将待读取数据发送至主机内存中；再通过主控模块在缓存中申请纠错空间，以及对不可纠正数据进行高阶纠错，生成纠正数据；最后将存储在主机内存中的错误数据用纠正数据进行覆盖，完成错误数据的处理过程。本申请提供的处理方法，当读取的数据中存在不可纠正数据时，依然可以释放大部分数据缓存，使主控模块的缓存空间不受限制，增加固态硬盘读写性能，并且不会由于缓存缺乏而阻塞其他读写命令执行。解决传统错误数据的处理方法在出现不可纠正数据时，缓存被长期占用不能释放的问题。   专利权的授权
一种LDPC编码方法及装置 CN201711408129.6 2021-07-27 本申请公开了一种LDPC编码方法及装置，涉及数据处理技术领域，为解决码字长度和校验码长度不可灵活调整的问题而发明。该方法主要包括：获取待编码数据；以预置校验码长度为行数，以预置编码长度为列数，构建稀疏的校验矩阵，所述校验矩阵的子矩阵为全零矩阵或者循环排列的单位矩阵；根据所述校验矩阵，计算所述待编码数据的校验码；根据所述校验码，生成所述待编码数据的LDPC编码数据。本申请主要应用于数据编码的过程中。 专利权的授权
一种NAND Flash访问操作方法、装置及系统 CN201711408297.5 2021-09-17 本发明提供一种NANDFlash访问操作方法、装置及系统。该方法预先将软件应用层的操作原子定义为一个指令序列，根据指令序列预定义指令模板，并根据指令模板构建指令序列模板。指令译码模块接收指令序列后对指令序列解析，并调用当前NAND操作的指令序列模板。对调用的指令序列模板解析和重构，以实现硬件自动将指令序列进行解析和下发，进而减少软件指令的频繁下发，提升访问NANDFlash存储器的速度。由于定义了指令模板，因而能够减少软件的重复类型指令的重复下发，由硬件自动解析模板下发指令，这不仅减轻软件对操作指令集的管理工作，还提升访问NAND速度，提升NANDFlash操作性能。 专利权的授权
一种提高Block使用率的方法、装置及系统 CN201711408242.4 2021-11-12 本申请公开了一种提高Block使用率的方法、装置及系统，获取数据存储指令之后，遍历Nand Flash中第一Multi‑plane的所有Block，确定坏Block所在的位置，然后降低plane中plane address的比特数量，得到第二Multi‑plane，将坏Block在第二Multi‑plane中排除，得到可用Block集合，最后向Block集合中存入数据。本申请提供的方法、装置及系统，可以通过降低plane address比特数量的方法，将多plane的Block结构，转换成单Block的结构，这样，即使多plane的Block结构中存在坏Block，也不影响其他Block的使用，即使Nand Flash不支持Unaligned‑plane Operation特性，也可以提高Block的使用率，同时不需要额外的维护开销。 专利权的授权