专利标题 公开号/公告号 公开日期 摘要 专利状态
一种用于浮点乘法运算的5-2压缩器装置 CN202311822418.6 - 本发明公开一种用于浮点乘法运算的5‑2压缩器装置，包括第一~第六XOR单元、第一~第三MUX单元，第一XOR单元接收第一、第二输入信号，第二XOR单元接收第四、第五输入信号，第三XOR单元接收第三输入信号以及上一级的进位输入，第一、第二XOR单元的输出端分别连接至第四XOR单元，第三、第四XOR单元分别连接至第五XOR单元，第五XOR单元以及上一级的进位输入分别连接至第六XOR单元，第六XOR单元输出求和结果，第一MUX器输出当前级第一进位输出，第二MUX单元输出当前级第二进位输出，第三MUX单元输出进位结果。本发明通过将压缩器关键路径延时减少到4个XOR延时，有效降低纵向输出的延时。 实质审查
光学双稳态光子晶体复合结构及其控制方法 CN202311822419.0 - 本发明公开一种光学双稳态光子晶体复合结构及其控制方法，该复合结构包括依次设置的棱镜、光子晶体、截断层以及衬底，光子晶体由两种不同电介质按照指定周期交替布置构成，所述截断层与衬底之间还嵌入设置有狄拉克半金属，入射光从所述棱镜入射到光子晶体以激发布洛赫表面波所需的波矢，在所述截断层表面形成局域的电磁场，即为布洛赫表面波。该控制方法通过对狄拉克半金属的电导率进行调控，使用非线性传输矩阵法计算反射电场、透射电场与入射电场之间的关系。本发明能够实现实现低阈值可调谐光学双稳态，且具有结构简单、成本低、体积小、功耗低且阈值小等优点。 实质审查
一种可扩展端口的时间触发交换机 CN202311830478.2 2024-10-18 一种可扩展端口的时间触发交换机，包括MAC层模块、MAC地址模块、数据链路调度模块、混合数据调度模块、描述符缓存模块、数据链路发送控制模块；MAC层模块划分成发送端口模块和接收端口模块；MAC地址模块与接收端口模块连接；数据链路调度模块与接收端口模块连接；混合数据调度模块与数据链路调度模块连接；描述符缓存模块与数据链路调度模块连接；数据链路发送控制模块的输入端与混合数据调度模块、描述符缓存模块连接，输出端与MAC层的发送端口模块连接。本发明相比商用交换机，可转发时间触发数据和其他数据，并能实现时间触发数据的抢占，还能作为时间同步中的主要节点，实现了时间触发通信系统全局时间同步。 授权
存储体故障定位控制电路、存储体自测试系统和设备 CN202311809130.5 - 本申请涉及一种存储体故障定位控制电路、存储体自测试系统和设备。内部状态机基于数据移位使能信号、自测试时钟信号和自测试复位信号进行状态转换，输出时钟信号和使能信号。输出数据移位器根据时钟信号、使能信号和自测试复位信号，对数据输入信号进行移位操作。控制信号移位器根据使能信号和自测试复位信号，通过内部逻辑处理输出自测试使能信号。与门模块用于逻辑与操作，输出观测结果信号。自测试使能信号用于控制自测试模式的启用或禁用，观测结果信号用于定位存储体故障。实现了对存储体故障定位的控制电路，并且实现了对自测试使能信号进行灵活的配置，从而调整测试的粒度。 实质审查
外设接口时序参数自适应调整方法及时序参数调整装置 CN202311813550.0 - 本申请涉及一种外设接口时序参数自适应调整方法及时序参数调整装置，通过根据对外设部件的初始化信号，按照预设调整步骤对外设部件的接口时序参数进行自适应调整，其中，预设调整步骤依次包括：按照预设的时序参数值对接口时序参数进行调整、通过对时序参数值中的建立时间参数值进行调整实现对接口时序参数的调整、通过对时序参数值中的保持时间参数值进行调整实现对接口时序参数的调整，在按照预设调整步骤对所述接口时序参数进行调整时，在当前步骤调整后得到的接口时序参数下进行一次数据读写操作，若成功，则将当前步骤得到的工作频率作为候选接口时序参数，若失败，则进行下一步骤的调整，并记录每一步骤的数据读写操作结果，在候选接口时序参数下，再进行数据读写操作，若成功，则完成外设部件的接口时序参数自适应调整，若失败，则返回记录为成功对应的步骤，并重新按照预设调整步骤对接口时序参数进行调整。采用本方法可实现对外设部件进行接口时序参数的自适应调整，从而避免人工操作，以提高效率。 实质审查
基于SGPIO端口的数据交互方法、系统和设备 CN202311774498.2 - 本申请涉及一种基于SGPIO端口的数据交互方法、系统和设备。所述方法包括：根据外部设备输入数据的速率选择不同的采样方式，包括二级D触发器采样和异步FIFO采样。当选择异步FIFO采样方式时，初始化SGPIO端口（不论使用FIFO采样还是使用二级D触发器采样，SGPIO均直接映射到主机的处理器高速总线），该SGPIO端口负责接收外部设备的输入信号、时钟信号和使能信号，然后利用FIFO将输入数据写入，最后主机从FIFO中读取数据。通过根据外部设备输入数据的速率选择采样方式，从而在不同工作条件下取得最佳性能。 实质审查
兼容多款SPIFlash的SPIBOOT方法 CN202311604725.7 - 本申请涉及一种兼容多款SPI Flash的SPI BOOT方法。所述方法通过RBL设计与表格Boot Image设计能检测、获取用户程序在传输中的偏移量，达到自适应地纠正该偏移量，解决了不同型号SPI器件中dummy clock cycles参数默认值不同和读写访问该参数寄存器方式不同导致的兼容性问题，以及板级走线延时和芯片内布局布线不合规的延时导致的数据偏移问题；将自举模式信息集合到Boot Image中，节省了芯片引脚资源，避免了端口复用时多路信号干扰和引脚驱动力不足的风险，并增强了自举模式种类的扩展性；同时更多样的自举模式有利于SPI BOOT兼容各型号SPI Flash器件。 实质审查
基于SOC芯片的共享存储池的数据交换方法及装置 CN202311506951.1 - 本申请涉及一种基于SOC芯片的共享存储池的数据交换方法和装置。SOC芯片上设置有N组主机，共享存储池被划分为N组存储块，每组存储块中包含至少两个双端口存储器。第i组主机只向对应的第i组存储块中写入数据，非第i组的其他主机组可以并行通过存储块的双端口，直接读取第i组存储块的数据。这样通过划分存储区域和并行直接读取，实现了各组主机之间的数据交换。每组主机都有独立的存储块，可以并行直接访问其他组存储块中的数据，避免了传统Cache结构中的命中率低和一致性问题，大大提高了不同主机组之间的数据交换效率。 实质审查
嵌入式处理器BOOT启动方法、系统、设备和介质 CN202311421731.9 - 本申请涉及嵌入式处理器BOOT启动方法、系统、设备和介质，该方法将不同Flash芯片的初始化QSPI的过程定义为相应的一个或多个配置，由BOOT启动引导程序根据定义的配置来将Flash芯片初始化为QSPI工作模式。不同的Flash芯片，可以根据各自的配置要求来定义其配置数据，从而可以利用嵌入式处理器的QSPI控制器通过软件方式实现多种Flash芯片的适配，高效完成其QSPI的初始化配置，大幅提高了QSPI切换控制的适应性。此外，上述模式切换的实现方式也更加简单，也可以用于其它嵌入式处理器芯片的QSPI软件驱动，用户不必使用处理器厂家适配好的Flash芯片且不需要重新设计芯片的Flash控制器逻辑。 实质审查
面向芯片设计的IO时序优化方法及装置 CN202311413868.X - 本申请涉及一种面向芯片设计的IO时序优化方法及装置。通过校准模块进行初始化校准，获得延迟模块的默认延迟大小，再在芯片正常工作时，利用CPU计算IO接口的实际时序与优化目标的时序偏差，根据默认延迟大小进一步计算出所需的延迟单元配置值，然后配置延迟模块的延迟级数，以达到动态调整IO接口时序的目的。该方法可以在硅后阶段对IO时序进行二次优化调整，而不仅限于芯片制造前的设计阶段，扩大了优化调整的时机窗口；硅后阶段的二次优化调整，可以根据应用环境的实际情况进行，更加灵活和精确，硅后阶段的动态调整显著提升了IO时序的适应性和鲁棒性。 实质审查