专利标题 公开号/公告号 公开日期 摘要 专利状态
一种环保仿树脂改性泥胶 CN202010492583.X 2022-04-05 本发明提供一种环保仿树脂改性泥胶，由包括以下重量份的原料混合制成：透明胶水150‑180份、白乳胶70‑90份，石化粉550‑600份，水150‑180份。其制备方法是，将原料混合，充分搅拌5‑10min，密封包装即可。本发明制备的环保仿树脂改性泥胶，具有防水、无毒、无味、抗紫、防霉、阻燃的一种新型材料。可以用于各种工艺品及建筑材料的使用及表层处理，达到自然轻便、坚固、防水等工艺。可代替很多的材料，如木材（木头）、PE（塑胶的为PE）、玻璃钢、树脂等材质。 专利权的授权
一种砂石画绘画颜料的制作方法 CN201810740813.2 2021-04-16 本发明提供一种用于制作砂石画的颜料的制作方法，包括：a、将瓷泥或陶泥在280‑320℃下烧制1.5‑2h，制成素坯；b、将素坯粉碎至40‑100目，制成素坯颗粒；c、素坯颗粒与搪瓷釉按5:2‑3的比例混合，然后在预热的滚筒内进行搅拌均匀，再在800‑1200℃下煅烧7‑8h；d、根据需要，粉碎成20‑120目的不同粒度，分装即成。本发明制作的砂石画砂料，可根据有的不同而制作成各种颜色，可制作色彩丰富的砂石画工艺品，砂料质地硬度高，粘贴结构稳固，砂石画长期放置色泽不便，砂石颗粒不会脱落，耐候性强。   专利权的授权
混合型电平切换电路及系统级芯片 CN202410847726.2 - 本申请涉及混合型电平切换电路及系统级芯片，该电路采用两个威尔逊电流镜型电平切换电路来动态调整交叉耦合型电平切换电路的上拉和下拉强度，缓解交叉耦合型电平切换电路中存在的电流竞争问题，减小切换延时；还在交叉耦合型电平切换电路的作用下，输出节点OUT和OUTB能够保证全电压摆动，无需在输出级增加反相器且无导通的静态电流路径，解决了电流镜型电平切换电路的高静态电流和输出节点不能全摆幅振动的问题；而增加的中压偏置晶体管限制关键节点的电压的变化范围，以减小晶体管的偏置电压，从而增加了电路的可靠性。 实质审查
降低存储器软错误率的回写方法及装置 CN202410463400.X 2024-07-02 本发明公开了一种降低存储器软错误率的回写方法及装置，通过对存储器控制器是否发起读/写命令请求以及周期读/回写计时器是否满足设定周期读/回写时间进行检测，根据检测结果控制采用两个错误检测与纠正电路分别对存储阵列中的存储块进行读/写操作及周期读/回写操作，确保在规定时间内数据至少被执行一次错误检测与纠正，极大地提升了数据的稳定性，可以及时纠正存储阵列中的错误数据，确保了数据在频繁读取或者长期闲置状态下的正确性。本发明方法在保证访问即时性的同时，及时纠正存储阵列中的错误数据，降低数据在空间环境中的错误累积数，从而极大降低存储器软错误率。 专利权的授权
复位冗余电路及抗单粒子翻转的复位冗余寄存器 CN202410309105.9 - 本发明提供一种复位冗余电路及抗单粒子翻转的复位冗余寄存器，所述复位冗余电路将复位电路备份成两路冗余信号。将所述复位冗余电路应用于复位冗余寄存器中，能够使得寄存器输出不被异常复位为低电平状态，提高了可复位寄存器的抗单粒子翻转能力。较以往仅利用DICE单元进行加固设计的寄存器，本发明寄存器的抗辐照性较高，可应用于航空、航天等领域。 实质审查
时钟冗余电路及锁存器 CN202410309436.2 - 本发明提供一种时钟冗余电路及锁存器，所述时钟冗余电路中的时钟信号CK经时钟冗余电路后分别输出输出信号nclk、输出信号nclk1、输出信号bclk以及输出信号bclk1，如此对时钟信号CK端进行空间冗余加固设计。基于所述时钟冗余电路设计的锁存器，通过对时钟信号CK端进行空间冗余加固设计，基于此设计提出的锁存器，能够明显提升锁存器的抗单粒子翻转能力，可满足实际工程应用。较以往仅进行DICE加固设计的锁存器，本发明进一步提升锁存器抗辐照性。 实质审查
抗单粒子翻转的置位冗余加固触发器 CN202410308918.6 - 本发明提供一种抗单粒子翻转的置位冗余加固触发器，包括时钟电路、置位冗余电路、主级控制单元、主级DICE结构锁存单元、从级控制单元、从级DICE结构锁存单元和输出缓冲电路，主锁存单元和从锁存单元均为DICE加固的锁存器；数据信号输入端D连接主级控制单元，主级DICE结构锁存单元、从级控制单元、从级DICE结构锁存单元前后串联，并均与时钟电路和置位冗余电路连接，从级DICE结构锁存单元还与输出缓冲电路相连。通过在可置位的触发器结构基础上增加了置位电路冗余设计，可抑制置位电路的单粒子瞬态效应，从而使得触发器的状态不被“错误”地置为逻辑“1”，从而提高可置位触发器的抗单粒子翻转能力。 实质审查
一种数据检测方法、芯片及存储介质 CN202311681513.9 - 本申请适用于计算机技术领域，提供了一种数据检测方法、芯片及存储介质。该方法通过处理器写入待传输数据域的域描述符以及待传输数据域的具体数据；通过内存完整性监控器根据域描述符以及具体数据，计算哈希参考值，并将其存入可访问的连续系统存储区域；通过内存完整性监控器根据域描述符中的哈希算法配置信息，重新计算待传输数据域的哈希摘要值，并从连续系统存储区域中获取哈希参考值；通过内存完整性监控器基于哈希摘要值和参考摘要值的比对结果，向处理器发送中断信号；本申请能够提高芯片数据完整性的检测效率和可靠性，并且减少资源投入。 实质审查
一种存储控制器访问地址重映射方法 CN202311601486.X - 本申请适用于数字集成电路设计领域，提供了一种存储控制器访问地址重映射方法，该方法通过将存储器中保存的普通数据字的缺陷重映射标志位向量和冗余数据字的缺陷重映射标志位向量加载到自身的内部寄存器；存储控制器根据冗余数据字的缺陷重映射标志位向量，分别获取可用冗余数据字的数量和地址偏移向量；存储控制器根据普通数据字的缺陷重映射标志位向量，计算普通数据字的地址重映射编号值；存储控制器根据地址偏移向量和地址重映射编号值，计算普通数据字在地址重映射后的重映射地址；存储控制器根据可用冗余数据字的数量和地址重映射编号值，对普通数据字进行访问地址重映射。 实质审查
一种非易失存储器参考电流校准电路及校准方法 CN202311601487.4 - 本发明提供了一种非易失存储器参考电流校准电路及校准方法，通过在非易失存储器的存储阵列中选取任意两个地址作为校准字模块中的校准字并产生读电流；在校准控制模块中设置校准控制信号控制参考电流产生模块释放参考电流；在非易失存储器中的读模块中通过比较最大的参考电流和读电流读出数据；当读模块读出校准字模块中的数据不全为1或数据全为0时，在校准控制模块中以预设步径减小参考电流，直至读模块读出的数据全为1或不全为0时，记录校准值S1、S0；将校准值S0与校准值S1之间的任意值作为参考电流的校准值，将参考电流的校准值控制在一定范围内，防止读电流与参考电流产生交叠导致读错误，且不需要进行写操作，缩短了校准时间。 实质审查