专利标题 公开号/公告号 公开日期 摘要 专利状态
一种电平切换电路 CN202311601485.5 - 本发明提供了一种电平切换电路，包括：由第一NMOS管、第二NMOS管、反相器、第一PMOS管、第二PMOS管构成的电平切换单元；由第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第九PMOS管、第十PMOS管构成的高压动态偏置单元；与现有技术相比，本发明中所有MOS管的栅源电压均不会超过待切换高压减辅助电压的差与第一MOS管的阈值电压之和，增强了MOS管的抗击穿能力，提升了电路的可靠性。 实质审查
一种用于异步随机存储器的信号跳变检测电路 CN202311449806.4 - 本发明提供了一种用于异步随机存储器的信号跳变检测电路，脉冲使能模块通过异步随机存储器的外部异步接口接收的使能信号、片选使能信号、写使能信号实现使能控制，对初始脉冲进行处理，得到读写使能条件有效的读写操作脉冲，时钟生成模块根据读写使能条件有效的读写操作脉冲生成读写时钟脉冲，并通过脉宽调制模块调制读写时钟高电平脉宽，写使能信号生成模块根据读写时钟脉冲对使能信号进行置位或复位，使得数据路径满足异步随机存储器中同步随机存储体阵列的输入端的时序要求，最后通过锁存模块锁存正确的数据和控制信号，提高了用于异步随机存储器的信号跳变检测电路的复用性。 实质审查
DICE结构触发器抗辐照性能的评估方法及相关设备 CN202311252294.2 - 本申请适用于数模混合器件抗辐照性能评估技术领域，提供了一种DICE结构触发器抗辐照性能的评估方法及相关设备，通过确定目标DICE结构触发器电路中的敏感节点，并确定敏感节点对应的待建模器件；根据预先设置的工艺参数信息，分别构建待建模器件的器件模型以及，目标DICE结构触发器电路中非敏感节点对应的电路模型；根据器件模型和电路模型，搭建目标DICE结构触发器的实际电路；对实际电路中器件模型对应的电路器件进行重离子辐照，并计算电路器件在重离子辐照前后的电压差值；根据电压差值，对目标DICE结构触发器的抗辐照性能进行评估。本申请能减少抗辐照性能评估的耗时，降低评估成本。 实质审查
一种闪存芯片及控制方法 CN202311252293.8 2024-05-31 本申请适用于芯片技术领域，提供了一种闪存芯片及控制方法。该闪存芯片包括：堆叠的多个闪存裸芯，且每相邻的两个闪存裸芯之间设有绝缘介质层；其中，多个闪存裸芯的功能相同的引脚相连接，多个闪存裸芯具有互不相同的裸芯标识，且多个闪存裸芯的状态机并行运行。本申请能在满足单裸芯封装面积要求的情况下，扩大闪存芯片的存储容量，以使其满足需求。 专利权的授权
一种低功耗高带宽的高速比较器及高速模数转换器 CN202310758875.7 - 本发明提供了一种低功耗高带宽的高速比较器及高速模数转换器，涉及集成电路设计技术领域，包括：由对输入信号进行放大并将放大后的输入信号进行比较的放大比较模块、用于加快比较进程的加速模块和用于控制比较结果输出的控制输出模块组成的放大比较电路；采样电路的输出端与放大比较模块的输入端连接，放大比较模块的输入端与加速模块的输出端连接，放大比较模块的输出端与控制输出模块的输入端连接，控制输出模块的输出端与输出驱动电路的输入端连接；与现有技术相比，可以更快的提高比较速度，整个过程是动态比较，不会消耗额外的静态电流，节省了功耗，从而使得比较器达到低功耗、高带宽、高速的性能。 实质审查
一种高线性输入缓冲器电路以及高速模数转换器 CN202310758872.3 - 本发明提供了一种高线性输入缓冲器电路以及高速模数转换器，包括：源极跟随器、输入共模稳定电路、用于对源极跟随器进行非线性补偿的主电路、用于对源极跟随器进行高频补偿的高频补偿电路；与现有技术相比，通过加入输入共模稳定电路增加主电路和高频补偿电路构建高线性输入缓冲器电路，通过输入共模稳定电路给差分信号提供共模电压，增大源极反馈电阻、消除沟道调制效应，将带有共模电压的差分信号输入至主电路中，通过主电路对输入源极跟随器进行非线性补偿，通过高频补偿电路高频交叉耦合对输入源极跟随器进行高频补偿，从而解决了传统的源极跟随器的输入输出信号存在非线性的缺点，提高了输入缓冲器的线性度。 实质审查
一种时钟接收电路及高速模数转换器 CN202310758927.0 - 本发明提供了一种时钟接收电路及高速模数转换器，包括：用于将差分正弦信号转换为单端方波时钟信号的自偏置差分放大电路；用于将单端方波时钟信号转换为差分方波时钟信号的锁存器；用于将差分方波时钟信号转换为频率时钟信号的差分二分频电路；自偏置差分放大电路的输入端与信号源端连接，自偏置差分放大电路的输出端与锁存器的输入端连接，锁存器的输出端与差分二分频电路的输入端连接，差分二分频电路的输出端与ADC中非交叠时钟电路的输入端连接；降低了在高采样率的情况下模数转换器的时钟抖动，提高了模数转换器的分辨率。 实质审查
一种偏移量校准电路、高速比较器及高速模数转换器 CN202310758867.2 - 本发明提供了一种偏移量校准电路、高速比较器及高速模数转换器，包括：失调补偿电路、差分电阻分压控制电路和译码器电路；译码器电路的输出端与差分电阻分压控制电路的输入端连接，差分电阻分压控制电路的输出端与失调补偿电路的输入端连接，失调补偿电路的输出端与比较器的输入端连接；与现有技术相比，通过在比较器的输入对管两边增加失调补偿电路，在比较过程中通过译码器电路进行档位选择并控制差分电阻分压控制电路输出差分电压，差分电阻分压控制电路输出差分电压用于调整失调补偿电路对由于输入对管的不匹配带来的偏移量进行补偿，提高了比较器偏移量校准的有效性。 实质审查
一种非易失静态随机存储单元数据召回方法 CN202310535387.X - 本公开实施例中提供了一种非易失静态随机存储单元数据召回方法，属于信息存储技术领域，具体包括：将SRAM单元的电源端口掉电，然后将SRAM单元中的选通管打开以使差分输出节点D和DB电位为0；给电源端口加预设电压，使得SRAM单元中两个PMOS管处于弱驱动状态；导通非易失静态随机存储器中NVM单元和SRAM单元的隔离管，读取NVM单元差分电流，差分电流驱动处于弱驱动状态的PMOS管，SRAM单元差分输出节点D和DB电压在差分电流充电下分离；电源端口电压从预设电压逐渐上升到电源电压，差分输出节点D和DB随之分离成电源电压和地电压，完成数据召回。通过本公开的方案，增加了召回数据可靠性和召回次数。 实质审查
一种非易失静态随机存储器单元 CN202310535408.8 - 本公开实施例中提供了一种非易失静态随机存储器单元，属于信息存储技术领域，具体包括：易失性SRAM存储器，易失性SRAM存储器包括锁存器和选通管；伪差分非易失NVM存储器，伪差分非易失NVM存储器包括一个大尺寸N型晶体管构成的耦合电容器、一个N型晶体管复用为电荷隧穿管和读取管，一个P型晶体管构成的读取管、并和N型复用读取管一起构成差分读取电路，三个晶体管的多晶栅连接在一起构成非易失存储数据的浮栅；两个隔离保护管，两个隔离保护管设置于易失性SRAM存储器和伪差分非易失NVM存储器之间。通过本公开的方案，降低了生产成本，提高了兼容性、存储密度和容量。 实质审查