专利标题 公开号/公告号 公开日期 摘要 专利状态
一种异步存储器用时钟产生装置 CN202211591488.0 - 本申请适用于电子技术领域，提供了一种异步存储器用时钟产生装置，该装置包括：多脉冲产生汇聚电路，多脉冲产生汇聚电路的输入端与存储控制器输出的地址总线连接，滤波时钟重建电路，滤波时钟重建电路的输入端与多脉冲产生汇聚电路的输出端连接，时钟确认电路，时钟确认电路的输入端与滤波时钟重建电路的输出端连接，时钟确认电路的输出端与异步存储器的灵敏放大电路的输入端连接，地址锁存选择电路，地址锁存选择电路的输入端分别与地址总线、滤波时钟重建电路的输出端和时钟确认电路的输出端连接，地址锁存选择电路的输出端与异步存储器的地址译码电路的输入端连接。本申请大大降低异步存储器的动态功耗。 实质审查
一种异步存储器自适应时钟产生电路及方法 CN202211317505.1 - 本发明提供了一种异步存储器自适应时钟产生电路及方法，包括：多脉冲产生汇聚电路，用于将产生的多路窄高脉冲信号进行汇聚；滤波取反电路，用于将汇聚后的窄高脉冲序列信号进行滤波和取反；时钟重建电路，用于将滤波和取反后的低脉冲信号进行时钟重建处理，产生自适应时钟；多脉冲产生汇聚电路的输出端与滤波取反电路的输入端连接，滤波取反电路的输出端与时钟重建电路的输入端连接；通过自适应时钟可以稳定的锁存有效地址，存储器在此触发时钟周期内可以有序的完成读写操作，提升系统控制器对存储器的访问速率。 实质审查
一种NVM存储单元 CN202210819205.7 - 本发明适用于存储技术领域，提供了一种NVM存储单元，包括P‑型掺杂衬底、NMOS管、两个PN结二极管以及N阱电容，所述NMOS管、两个所述PN结二极管以及所述N阱电容均设于所述P‑型掺杂衬底上，其中，两个所述PN结二极管和所述NMOS管的位置形成有源区，所述有源区内沉积有第一部分多晶栅，所述第一部分多晶栅被所述有源区包围，两个所述PN结二极管的P+型注入掺杂包围所述第一部分多晶栅的两侧。本发明中的NVM存储单元解决了辐射后NMOS管自身产生漏电的问题以及相邻两个NMOS管之间的漏电问题。 实质审查
一种NVM存储单元 CN202210819854.7 - 本发明适用于存储技术领域，提供了一种NVM存储单元，其包括衬底、设置于所述衬底上的四个子单元模块以及PN结二极管，每个所述子单元模块均包括一个NMOS管以及一个第一端与所述NMOS管的栅极连接N阱电容，四个所述子单元模块中的所述N阱电容以及所述PN结二极管共用一个N阱。本发明中NVM存储单元的PN结二极管可以在N阱反偏偏置下提供空穴，避免N阱电容在编程时进入深耗尽区，以提高编程的效率并降低编程电压，从而降低编程高压对NVM存储单元的尺寸要求，进而缩小NVM存储单元的面积，使其适用于大多数芯片。 实质审查
一种抗辐照PROM低功耗读出电路及方法 CN202210819166.0 2024-10-01 本发明属于芯片配置技术领域，提供一种抗辐照PROM低功耗读出电路及方法，其中，所述读出电路包括：存储阵列、参考电压电路、灵敏放大器、三态驱动器、多个锁存器、多数表决器、翻转检测器以及刷新控制器；参考电压电路的第一端、存储阵列的第一端分别与灵敏放大器的第一端连接，参考电压电路的第二端、存储阵列的第二端连接后与刷新控制器的第一端连接；通过翻转检测和刷新电路纠正单粒子翻转，同时采用PROM值直接刷新锁存器不会受到单粒子累积效应影响；通过三态驱动器消除PROM前级电路产生的单粒子瞬态影响，通过多数表决器消除三模锁存器翻转时产生的输出噪声。本发明消除PROM累积及瞬态噪音，适应范围广。 专利权的授权
带伪差分放大的电平转换电路 CN202110430988.5 - 本发明提供了一种带伪差分放大的电平转换电路，包括：第一反相器模块，所述第一反相器模块的第一端输入时钟信号；第一差分放大器模块，所述第一差分放大器模块的第一端与所述第一反相器模块的第二端电连接；第二差分放大器模块，所述第二差分放大器模块的第一端与所述第一反相器模块的第三端电连接；电平转换模块，所述电平转换模块的第一端与所述第一差分放大器模块的第二端电连接，所述电平转换模块的第二端与所述第二差分放大器模块的第二端电连接。本发明通过差分放大器将输入的数字电平进行差分放大再进行电平转换，解决了电路在高电压域不能工作的问题，减少了静态电流对电平转换速度的影响，结构简单，成本低，应用范围广。 专利申请的驳回
基于低电源电压bandgap高可靠的启动电路及控制方法 CN202110432574.6 2022-11-18 本发明提供了一种基于低电源电压bandgap高可靠的启动电路及控制方法，包括：第一启动模块；带隙基准模块，所述带隙基准模块的第一端与所述第一启动模块电连接；第二启动模块，所述第二启动模块与所述带隙基准模块的第二端电连接。本发明所述的基于低电源电压bandgap高可靠的启动电路，结构简单，可靠性高，启动稳定，成本低，应用范围广泛，解决了低电源电压带隙基准电路的启动问题。 专利权的授权
一种上电复位电路 CN201911044741.9 2023-04-21 本发明公开了一种上电复位电路，所述上电复位电路中包括延迟模块，所述延迟模块在上电的复位过程中起作用，其不仅延迟了复位信号的持续时间，可以减小对输入电源上电速度的要求，而且使得在整个上电的过程中第一开关管的栅源电压保持在一个相对较低的电压值，从而第二电容模块的充电电流很小，在延迟时间的同时缩小了第二电容模块需要的电容容量，从而对于第二电容模块中容性器件的要求更低，进而缩小了芯片的面积。此外，本发明的上电复位电路还具有掉电快速复位的功能，能够满足更多场合的要求。 专利权的授权
一种多路信号快慢判决电路 CN201910054300.0 2023-07-18 本发明提供了一种多路信号快慢判决电路，所述多路信号快慢判决电路通过比较器门限可以同时对多路输入信号快慢进行判决，一旦检测到输入最快信号，电路会自动屏蔽其他通道信号，实现了高精准的信号判决，并且电路结构简单，可广泛应用于各种集成电路设计中。 专利权的授权
可控硅静电保护器件 CN201811253429.6 2020-06-30 本发明提供一种可控硅静电保护器件，包括衬底、埋氧层、N阱以及P阱，在N阱内设有第一P+注入区、第一多晶硅栅、第二P+注入区以及第四N+注入区，在P阱内设有第一N+注入区、第二多晶硅栅、第二N+注入区以及第四P+注入区，第三P+注入区与第三N+注入区跨接在N阱与P阱之间的交界处，第一P+注入区与阳极相连，第一N+注入区与阴极相连，第一P+注入区、第一多晶硅栅、第二P+注入区与N阱构成PMOS管，第一N+注入区、第二多晶硅栅、第二N+注入区与P阱构成NMOS管。本发明具有低触发电压、高维持电压、结构简单、易于集成以及鲁棒性高等优点，适用于器件以及电路的静电保护。   专利（申请）权的转移