专利标题 公开号/公告号 公开日期 摘要 专利状态
一种JPEG2000图像编码的实现系统及方法 CN201810315318.7 2020-06-05 本发明提出了一种JPEG2000图像编码的实现系统及其方法，旨在不影响图像压缩编码性能的前提下，实现任意码率下有效降低率失真优化存储资源的消耗，并减少计算时间，实现步骤为：预处理模块对输入图像进行预处理；离散小波变换模块对预处理图像进行离散小波变换，得到小波子带系数；量化模块对小波子带系数进行量化，得到量化码块；Tier1模块对量化码块进行比特平面编码、MQ编码和斜率计算，得到所有有效通道的压缩码流、码率和斜率；码流截取模块根据所有有效通道的码率和斜率以及本次图像编码的目标码率Rtarget，对所有有效通道的压缩码流进行并行截取，得到截取码流；码流组织模块对截取码流进行码流组织，得到输出图像。   专利（申请）权的转移
大容量SRAM的布局布线方法 CN201810262607.5 - 本发明提供了一种大容量SRAM的布局布线方法，包括：将n个小容量存储器拼接成大容量的静态随机存取存储器SRAM，并对SRAM进行分层布线；对所述底层模块中各个小容量存储器共用的信号线进行时钟树形式的走线，使同一信号同时到达各个小容量存储器；将所述底层模块的信号线在所述顶层结构中按照时钟树形式向所述SRAM的中心位置布入，再由中间位置向所述SRAM的边界布出；进入时序修正状态，对所述SRAM的保持时间违反和建立时间违反进行修正操作。本发明所提供的大容量SRAM的布局布线方法降低各信号的自由度，使其更容易控制，轻松完成整个设计的时序收敛。 专利申请的驳回
寄存器矩阵的布局方法 CN201810262652.0 - 本发明提供了一种寄存器矩阵的布局方法，包括：将寄存器矩阵的逻辑代码转化为功能单元的连接关系数据，并将地址译码电路转化为多级选择器树形结构，所述连接关系数据和所述多级选择器树形结构组成寄存器矩阵的布局信息；获取所述寄存器矩阵的布局信息，根据所述布局信息将寄存器单元分组，形成多个寄存器组，并根据所述布局信息产生相应的数据通路文件；根据所述数据通路文件摆放所述寄存器单元。本发明所提供的寄存器矩阵的布局方法可以明显解决布线拥塞问题，优化互连线延迟，提高工作频率。 专利申请的驳回
芯片布线方法 CN201810262639.5 2021-09-17 本发明提供了一种芯片布线方法，包括：通过对芯片进行布局布线获得芯片上布线拥塞的拥塞区域；获取拥塞区域中的多个标准单元；根据拥塞区域在芯片上的位置，对多个标准单元的位置进行调整，能在消除布线拥塞的同时，提升芯片的布线效率。 专利权的授权
一种具有工艺补偿的低温度系数全MOS型电流源电路 CN201810176067.9 2020-05-01 本发明提供了一种具有工艺补偿的低温度系数全MOS型电流源电路，包括：启动电路，工艺补偿偏置电路，基准电流产生电路，二级补偿电路。通过工艺补偿偏置电路，降低了亚阈值基准电流产生电路受工艺偏差的影响；同时利用二级补偿电路，获得低温度系数。本发明公开的全MOS电流源电路具有工艺偏差小、温度系数低、结构简单、无电阻、无双极型晶体管等优点；本发明适用于基准电流源电路中。 专利（申请）权的转移
一种抗单粒子加固的分频器电路 CN201810176140.2 2020-06-30 本发明适用于分频器技术领域，提供了一种抗单粒子加固的分频器电路。该分频器包括：加固的D触发器和加固的与非门。相较于现有技术，本发明通过对时序逻辑电路和组合逻辑电路进行加固，提高了分频器电路的抗单粒子效应能力。D触发器包括时钟输入电路、DCVSL型主锁存器、DCVSL型从锁存器、Quatro型数据存储单元和Muller‑C型输出缓冲单元，其中DCVSL型主锁存器、DCVSL型从锁存器和Muller‑C型输出缓冲单元均采用双模冗余加固，从而提高时序逻辑电路的抗单粒子翻转效应。与非门采用差分串联电压开关逻辑结构进行加固，提高组合逻辑电路的抗单粒子瞬态效应。本发明具有高共模抑制比、抗单粒子效应等优点。   专利（申请）权的转移
低功耗电流饥饿型振荡器电路 CN201810008193.3 2024-04-19 本发明提供了一种低功耗电流饥饿型振荡器电路，包括：电源端和接地端；基准产生电路，与所述基准产生电路电连接的低压环形振荡器，以及与所述低压环形振荡器电连接的电压转换电路；其中，所述基准产生电路包括：第一PMOS管，所述第一PMOS管的源极与所述电源端电连接，所述第一PMOS管的栅极与误差放大器的输出端电连接，所述第一PMOS管的漏极分别与所述误差放大器的正输出端和第一电阻的第一端电连接，所述第一电阻的第二端与所述接地端电连接。本发明所提供的低功耗电流饥饿型振荡器电路可实现精确的振荡器频率输出和较低功耗，并且电路的工作电压对振荡器频率值影响很小，电路结构简单。 专利权的授权
D触发器 CN201610366914.9 2019-01-22 本发明提供了一种D触发器，涉及触发器领域。该D触发器包括至少一对导电类型相同的MOS管，每个MOS管均包括有与MOS管导电类型相反的第一衬底或第一阱，每对导电类型相同的MOS管的其中一个MOS管的第一衬底设置有与MOS管导电类型相同的第二阱或每对导电类型相同的MOS管的其中一个MOS管的第一阱设置有与MOS管导电类型相同的第二衬底，且第二衬底或第二阱位于每对MOS管的两个MOS管之间。该D触发器的敏感节点受到撞击时，可抑制敏感节点受到轰击时产生的电荷在邻近敏感节点扩散，有效地避免多个敏感节点的同时翻转，提高D触发器的可靠性和安全性。 专利权的授权
D触发器 CN201610362808.3 2019-03-15 本发明实施例提供了一种D触发器，涉及触发器领域。该D触发器包括信号延迟电路，信号延迟电路安装有延时电容，在信号延迟电路安装负载电容，可利用电容的充放电作用可进一步加大输入脉冲的上升、下降时间，从而增强了D触发器抗单粒子的翻转能力。 专利权的授权
一种电容式指纹检测电路、传感器及设备 CN201610051330.2 2019-10-25 本发明提供了一种电容式指纹检测电路、传感器及设备。其中，该检测电路包括：预充电压源、电压缓冲器、检测元件、积分器以及检测电路板；上述检测元件分别与预充电压源、电压缓冲器以及积分器连接，接收预充电压源及电压缓冲器传输的电压，并传输指纹电荷给积分器；积分器接收检测元件传输的指纹电荷，根据该指纹电荷积分产生指纹信号，并输出指纹信号；预充电压源、电压缓冲器、检测元件及积分器均安装在检测电路板上。本发明，不需要通过外部电极将激励信号连接到用户的手指上，使得上述检测电路在与其他设备结合时整合工艺变得简单，并且增加了电容式指纹检测电路的应用场景。 专利权的授权